Ir para o conteúdo

Guia de projeto de hardware SF32LB56x — Checklist de revisão do projeto e referências

Parte do guia de projeto de hardware SF32LB56x

Esta página abrange as seções 7 a 10: checklist de revisão do projeto, documentos e referências, apêndices e histórico de revisões. Volte às Diretrizes de layout da PCB.

7. Checklist de revisão do projeto

  • A variante U ou V, o encapsulamento, a pinagem e o processo de fabricação da PCB estão confirmados.
  • As linhas de alimentação do processador, as saídas do PMIC, os capacitores, o reset, o carregador e as chaves de baixo consumo foram revisados.
  • Os modos de operação, as fontes de despertar, a alimentação dos resistores de pull-up e as correntes de fuga no modo de suspensão foram revisados.
  • Os parâmetros, o posicionamento e o roteamento dos cristais de 48 MHz e 32,768 kHz foram revisados.
  • A rede de casamento de RF, o layout da antena e o plano de sintonia estão concluídos.
  • Os pinos de display, armazenamento, áudio, sensores, PBR, UART/I2C, GPTIM, depuração e produção não apresentam conflitos.
  • O fanout dos encapsulamentos QFN ou BGA, o stack-up, o controle de impedância, o DRC e a estratégia de ESD estão concluídos.
  • O fluxo de gravação em produção e de calibração dos cristais foi testado.

Consulte os documentos oficiais mais recentes para verificar limites elétricos, dados do encapsulamento, multiplexação dos pinos, configuração de software, qualificação de componentes e restrições de fabricação.

O checklist do esquemático (seção 5.8) e a seção 6.3 das Diretrizes de layout da PCB reproduzem, item por item, o mesmo SF32LB56x Schematic & PCB Checklist (V1.0, 2026-01-21), junto com as orientações de esquemático e layout da PCB correspondentes a cada verificação.

9. Apêndices

9.1. Apêndice A. Um produto SF32LB56x típico

Um produto típico baseado no SF32LB56x inclui o MCU, o PMIC, o controlador do display e do painel de toque, a memória de boot, memória externa opcional, sensores, motor de vibração, entrada e saída de áudio, antena Bluetooth, cristais e acessos para depuração e testes de produção. O encapsulamento U favorece uma implementação compacta em QFN, enquanto o encapsulamento V oferece mais interfaces e exige planejamento do layout com BGA/HDI.

10. Histórico de revisões

Tabela 10-1: Histórico de revisões
Versão Data Observações
0.1 2026-07 Primeira edição do guia de projeto de hardware SF32LB56x, elaborada com base nas notas oficiais de aplicação de hardware SF32LB56xU e SF32LB56xV do Wiki da SiFli.

10.1. Histórico de revisões do checklist

Os checklists item a item do esquemático e da seção 6.3 das Diretrizes de layout da PCB são versionadas separadamente do guia, conforme a planilha SF32LB56x Schematic & PCB Checklist da SiFli.

Tabela 10.1-1: Histórico de revisões do checklist
Nº Versão Data Notas da versão
1 V1.0 2026-01-21 Primeira publicação do documento Schematic & PCB Checklist

Última atualização: