Família SF32¶

Introdução¶

A família SF32, especialmente a série SF32LB5xx, reúne microcontroladores de 32 bits altamente integrados e de consumo ultrabaixo, desenvolvidos pela SiFli Technologies para produtos AIoT e dispositivos vestíveis alimentados por bateria.

A família SF32 foi concebida para preencher a lacuna entre os microcontroladores tradicionais e os processadores de aplicação. Em uma arquitetura compacta System-in-Package (SiP), os dispositivos combinam processamento de sensores com baixo consumo de energia, conectividade sem fio, aceleração gráfica, processamento multimídia e memória integrada de grande capacidade. A família é voltada a produtos como smartwatches, rastreadores de atividade, displays inteligentes, dispositivos médicos portáteis e acessórios conectados com recursos de processamento na borda.

A série LB (Low-Power Bluetooth) é a primeira da família SF32; outras séries voltadas a aplicações específicas estão previstas para o futuro.

Etapas do desenvolvimento de hardware¶

Principais recursos¶

1. Arquitetura heterogênea multicore

   Os microcontroladores SF32LB usam uma arquitetura heterogênea multicore baseada em Arm Cortex-M33 STAR-MC1, que equilibra o processamento de aplicações de alto desempenho com a operação em segundo plano de consumo ultrabaixo. Conforme o dispositivo, a arquitetura pode incluir um ou mais processadores de aplicação, além de processadores dedicados de baixo consumo para conectividade Bluetooth, processamento de sensores e funções do sistema que permanecem ativas.

   Processador STAR-MC1

   STAR-MC1 é um IP configurável de CPU Armv8-M Mainline da Arm China, usado como processador de aplicação da classe Cortex-M33 em dispositivos SF32 compatíveis. Firmware, middleware, portas de RTOS e ferramentas voltados ao Cortex-M33 continuam relevantes, desde que sejam feitas as adaptações normais específicas de cada dispositivo. As configurações CU, SP e SE diferem principalmente em cache, TCM, XIPU e recursos de TrustZone; as instruções personalizadas da Arm/CDE e a interface de coprocessador são opcionais. Conforme o contexto, a documentação da SiFli pode usar Arm Cortex-M33 STAR-MC1 ou Arm Cortex-M33.

   Para orientações específicas sobre configuração, TCM, caches, CDE, coprocessadores e medições representativas de desempenho, consulte Análise aprofundada da arquitetura STAR-MC1.

2. Conectividade sem fio de consumo ultrabaixo

   A série SF32LB integra no próprio chip conectividade Bluetooth Low Energy (BLE) ou Bluetooth de modo duplo (BT/BLE).

   Os modos Bluetooth e o desempenho de RF variam conforme o dispositivo. Para o número de peça exato, consulte no datasheet e no projeto de referência validado os modos compatíveis, as configurações de potência de transmissão, a sensibilidade de recepção e o consumo de corrente; o posicionamento no nível da família não substitui esses valores.

3. Mecanismo gráfico e de display com aceleração por hardware

   Todos os microcontroladores SF32LB integram o ePicasso, um mecanismo gráfico 2.5D desenvolvido pela própria SiFli, e um controlador de display independente.

   A aceleração por hardware reduz significativamente a carga da CPU em tarefas gráficas comuns, como:

   • Mesclagem alfa
   • Redimensionamento de imagens
   • Rotação e transformação
   • Composição de camadas
   • Renderização da interface do usuário

   Na família SF32LB, são usadas as seguintes interfaces e tecnologias de display. O suporte varia conforme o dispositivo; consulte o código exato do componente e não presuma que todos aceitam todos os itens da lista.

   • SPI / DSPI / QSPI
   • Interface MCU 8080
   • RGB / DPI
   • MIPI DSI
   • EPD
   • JDI (para displays Memory-in-Pixel)

   Nos modelos compatíveis com as interfaces de display correspondentes, a aceleração por hardware pode ser usada com frameworks gráficos como LVGL para criar interfaces fluidas e responsivas em displays TFT, AMOLED, e-paper (EPD) e Memory-in-Pixel (MiP).

4. IA de borda e aceleração neural

   Alguns dispositivos SF32 integram aceleradores de hardware dedicados a cargas de trabalho de aprendizado de máquina, processamento multimídia e fusão de sensores.

   Os recursos podem incluir:

   • Aceleração de redes neurais
   • Processamento de áudio
   • Reconhecimento de voz
   • Interfaces de câmera (DVP e SPI)
   • Fusão de sensores e algoritmos biométricos

   Esses recursos permitem executar inferências de IA com baixa latência no próprio dispositivo, reduzindo o consumo de energia e a dependência da nuvem.

5. Memória System-in-Package (SiP) de alta densidade

   Para atender a aplicações com uso intenso de gráficos e IA, os dispositivos SF32 integram arquiteturas de cache de instruções e de dados otimizadas para executar código com alto desempenho a partir de memória externa.

   As memórias disponíveis no encapsulamento podem incluir:

   • Até 256 Mb de NOR Flash
   • Até 512 Mb de PSRAM

   Apenas alguns códigos de peça incluem NOR Flash ou PSRAM no mesmo encapsulamento. Uma configuração SiP pode reduzir a quantidade de memórias montadas separadamente e o roteamento associado, mas o tipo, a capacidade e a interface da memória, o consumo e os pinos acessíveis externamente dependem do SKU exato. Antes de fechar a placa, consulte o datasheet e o mapa de pinos do encapsulamento correspondente.

Comparação entre microcontroladores SF32¶

A tabela resume os recursos de cada família e não garante que todos os SKUs ofereçam tudo o que está listado. As interfaces e suas quantidades podem variar conforme o código do componente, o encapsulamento ou a configuração; confirme no datasheet do SKU escolhido.

Nota sobre o SF32LB55x: o número de interfaces de áudio depende do código do componente: as variantes SF32LB551/553/555 têm uma interface PDM e uma I²S cada; o SF32LB557VD3A6 tem duas de cada. O resumo de encapsulamentos do datasheet mais recente do SF32LB55x (V1.7.2) indica 119 GPIOs para BGA169 (71 HCPU + 48 LCPU), mas a tabela detalhada de produtos da mesma ficha atribui ao SF32LB557 71 HCPU + 42 LCPU = 113. O guia de modelos de chips da SiFli também informa 71 + 42 = 113 para o SF32LB557VD3A6. A SiFli não explica essa inconsistência interna no datasheet; esta tabela adota o valor específico de 113 GPIOs. Antes de definir a pinagem, confirme o SKU exato no datasheet e na tabela de pinos. Cada interface PDM pode conectar até dois microfones digitais; quantidade de interfaces não é quantidade de microfones.

Nota sobre a NOR integrada no SiP do SF32LB55x: O máximo de 8 MB desta tabela inclui a configuração SS6600A8, documentada separadamente: dois dispositivos QSPI-NOR de 4 MB configurados como um único dispositivo OSPI-NOR de 8 MB. Os códigos de pedido com prefixo SF32 listados para a família SF32LB55x têm até 4 MB de NOR integrada no SiP. Confirme o modelo exato.

Nota sobre o BGA112 do SF32LB57x: Esta nota se aplica somente ao BGA112. O SF32LB57x tem MPI1, MPI2 e MPI3 internos; as posições de MPI* no código do componente são explicadas na convenção de nomenclatura SF32. Em qualquer uma destas configurações de memória SiP, os pinos MPI2 e MPI3 não ficam acessíveis externamente, restando exatamente 58 GPIOs: (1) uma PSRAM integrada em cada um dos MPI1 e MPI2; (2) uma PSRAM de 256 Mb integrada em MPI2; ou (3) uma NOR Flash integrada em MPI3. O SF32LB57GVD776 corresponde ao caso (3): o segundo 7 no código final 776 indica que um dispositivo interno usa MPI3, por isso há apenas 58 GPIOs. Nas demais configurações BGA112, as seis E/S adicionais podem ser usadas para MPI3 ou como saídas estáticas GP configuradas por pull-up ou pull-down; elas não são GPIOs de atribuição livre. Por exemplo, 58 + 6 em SF32LB57ZVN7N6 significa 58 GPIOs disponíveis mais seis pinos que podem ser usados para MPI3 ou como saídas estáticas. QFN68 e QFN80 não estão sujeitos a esta restrição do BGA112: oferecem apenas a quantidade de GPIO indicada, sem opção adicional para MPI3 ou saída estática. Consulte a página do SF32LB57x e o datasheet do SKU.

Esclarecimento sobre a quantidade de GPIOs do SF32LB58x: O datasheet DS5801 V1.8.3 e a comparação da família publicada pela SiFli especificam 154 GPIOs no total (HPSYS: 94; LPSYS: 60). O guia de modelos de chip, em separado, lista HCPU: 94 e LCPU: 66, cuja soma é 160 e diverge do total do datasheet. Esta comparação segue o datasheet; antes de atribuir os pinos, confirme a disponibilidade na tabela de pinos do encapsulamento do SKU exato.

Como escolher o SF32 adequado¶

A família SF32LB5xx atende a dispositivos conectados alimentados por bateria, desde produtos Bluetooth otimizados em custo até sistemas com recursos avançados de gráficos e IA. Seus integrantes compartilham uma base de SDK, mas podem diferir na configuração dos processadores, nos periféricos, no mapa de memória, no encapsulamento e na atribuição de pinos. A migração pode exigir ajustes no código de inicialização, nos drivers, no script do linker ou na configuração de partições, no multiplexamento de pinos e nas opções do SDK; valide o resultado no dispositivo de destino.

Ao selecionar um dispositivo, considere estes requisitos principais:

• Conectividade Bluetooth (BLE ou BT/BLE de modo duplo)
• Interface e resolução do display
• Recursos de áudio e multimídia
• Capacidade de memória
• Quantidade de GPIOs necessária
• Desempenho gráfico
• Cargas de trabalho de IA e processamento de sensores
• Metas de consumo de energia

Compatibilidade de software na família¶

A plataforma SF32 oferece uma base comum de software e SDK. Ainda assim, a configuração dos processadores, os periféricos, o mapa de memória, o encapsulamento e a atribuição de pinos podem variar. A migração pode exigir ajustes no código de inicialização, nos drivers, no linker ou nas partições, no multiplexamento de pinos e na configuração do SDK, além de validação no hardware de destino.

Avalie o reaproveitamento do software e o esforço de migração junto com os requisitos de desempenho, memória, display e conectividade. Não presuma que dispositivos da mesma família são compatíveis pino a pino ou executam o firmware sem alterações.

Perguntas frequentes¶

Qual SF32 serve para um smartwatch ou pulseira Bluetooth de baixo custo? O SF32LB52x é a opção de entrada: Bluetooth dual-mode (BT clássico + BLE), ADC/DAC de áudio e carregamento de Li-ion integrados, até 45 GPIOs e encapsulamento QFN68 de 7 × 7 mm.

Quais SF32 suportam Bluetooth clássico, e não apenas BLE? SF32LB52x, SF32LB56x, SF32LB57x e SF32LB58x suportam BT clássico + BLE. O SF32LB55x suporta apenas BLE.

Quais SF32 suportam displays MIPI DSI? SF32LB55x e SF32LB58x suportam displays MIPI. SF32LB52x, 56x e 57x usam SPI, QSPI, 8080 e JDI/EPD, e os 56x/57x também RGB.

Quais SF32 oferecem entrada de câmera ou CAN? O SF32LB57x adiciona entrada de câmera DCMI. CAN está disponível no SF32LB56x (1×) e nos SF32LB57x e SF32LB58x (2×).

Os membros da família SF32 são compatíveis em pinos? Não. Compartilham a base do SDK, mas núcleos, periféricos, mapas de memória, encapsulamentos e pinagens diferem; portar exige ajustes em drivers, multiplexação de pinos e configuração, com validação no dispositivo de destino.

Links de referência¶

• Site oficial da SiFli
• Wiki da SiFli
• Documentação de software da SiFli
• OpenSiFli no GitHub
• Loja oficial da SiFli no Taobao

Última atualização: 2026-10-21