Guia de projeto de hardware do SF32LB57x — armazenamento e fabricação¶

5.6. Armazenamento e conectividade¶

5.6.1. Armazenamento e boot¶

As decisões de armazenamento e boot devem ser avaliadas em conjunto. A mídia de boot escolhida determina os resistores de configuração, o estado padrão de alimentação do armazenamento, a alocação dos barramentos e o acesso de recuperação em produção.

Variantes com Flash SPI NOR integrada ao encapsulamento inicializam por ela por padrão. As variantes sem essa Flash devem inicializar a partir de armazenamento externo. A mídia externa é selecionada por PA13 (Bootstrap[1]) e PA17 (Bootstrap[0]). O esquemático da SiFli mostra um jumper e um footprint reservado para um resistor de pull-up de 7,5 kΩ em cada sinal, conectado a VDD33_VOUT1/VDDIOA.

5.6.2. Interfaces de armazenamento¶

O SF32LB57x oferece suporte a Flash SPI NOR externa, Flash SPI NAND, Flash SD NAND e eMMC. Somente o MPI3 nos pinos PA12 a PA17 oferece suporte a SPI NOR e SPI NAND; qualquer uma das duas interfaces SDIO pode conectar SD NAND ou eMMC. Em algumas variantes disponíveis para pedido, a memória integrada ao encapsulamento ocupa o MPI3.

Antes de finalizar o esquemático, confirme:

• Se a Flash ou PSRAM integrada ao encapsulamento ocupa um canal MPI.
• Qual mídia externa de boot será usada: SPI NOR, SPI NAND, SD NAND ou eMMC.
• Se a tensão de IO é compatível com o dispositivo de armazenamento.
• Se os pull-ups, o sinal de seleção do dispositivo (CS), o clock, as linhas de dados e o controle de alimentação atendem aos requisitos de boot.
• Se o estado padrão de alimentação da mídia externa de boot está correto.

5.6.3. Controle de boot e alimentação¶

A eMMC tem domínios de alimentação separados para VCC e VCCQ. Comutar os dois juntos reduz o consumo durante o desligamento, mas torna mais lenta a saída do modo de suspensão e aumenta o consumo médio da CPU. Comutar apenas VCC e manter VCCQ sempre alimentado aumenta o consumo durante o desligamento, mas acelera a retomada da eMMC e reduz o consumo médio da CPU.

“Não especificado na fonte” significa que o checklist de origem não estabelece um requisito para essa célula; não significa que o pull-up seja desnecessário.

A seleção da mídia externa de boot é mostrada na Tabela 5.6-1 e na Figura 5.6-1. O sinal de habilitação da chave de alimentação do armazenamento é fixo em PA21 e ativo em nível alto. Escolha a alimentação conforme a variante:

• Variantes alimentadas por bateria: a Flash SPI NOR externa pode ser alimentada continuamente por VDD33_VOUT1; a Flash SPI NAND deve ser alimentada por uma chave após VDD33_VOUT1. SD NAND e eMMC usam um LDO externo, preferencialmente habilitado por PA21. Em encapsulamentos sem PA21, pode-se usar um GPIO cujo padrão após o reset seja pull-up.
• Variantes alimentadas em 3,3 V: use um LDO externo para todo armazenamento externo de boot; PA21 é recomendado para habilitá-lo.
• A Flash SPI NOR pode permanecer alimentada; SPI NAND, SD NAND e eMMC exigem uma chave de alimentação. Para inicializar por mídia externa, sua alimentação precisa estar ligada por padrão durante a inicialização.
• Reserve footprints para pull-ups em PA13 e PA17 e monte-os conforme a mídia de boot; o valor recomendado é 7,5 kΩ. Consulte a Tabela 5.6-3 para os requisitos de cada pino MPI3.
• Se a memória integrada ao encapsulamento ocupar o MPI3, o uso externo desse canal fica limitado a SD NAND ou eMMC; não conecte Flash SPI NOR/SPI NAND externa a ele.
• Compatibilize a tensão de IO do armazenamento com a alimentação de IO do MCU e escolha um componente listado na Lista de Fornecedores Aprovados (AVL) do projeto.

5.6.4. GPIO e multiplexação de pinos¶

Planeje os GPIOs antes de atribuir todos os periféricos do produto, pois sinais de boot, depuração, despertar, USB, analógicos, de display, de armazenamento e de alta velocidade podem limitar a flexibilidade da matriz de roteamento.

5.6.5. Planejamento dos pinos¶

O SF32LB57x oferece multiplexação flexível de pinos, mas os seguintes sinais devem ser definidos desde o início:

• RF, cristais, alimentação, USB, áudio analógico, GPADC, boot e depuração.
• Interfaces de alta velocidade para display, SDIO, armazenamento e DCMI que exigem grupos específicos de pinos.
• GPIOs de despertar, configuração de boot, seleção de SWD e pinos de teste de produção.

5.6.6. Diretrizes para GPIO¶

• Configure os GPIOs não utilizados para um estado definido.
• Compatibilize a tensão de IO dos periféricos com o domínio de alimentação de IO correspondente.
• Inclua no orçamento de energia a corrente de fuga durante o sono causada por pull-ups de GPIO.
• Quando um pino for reutilizado como entrada analógica, USB, áudio ou função especial, configure os caminhos de entrada/saída digital conforme o manual do usuário.
• A flexibilidade da matriz de roteamento não elimina as restrições de layout para sinais de alta velocidade. Respeite os requisitos dos grupos de pinos e da PCB.

Cada GPIO pode selecionar as funções 0 a 15 por meio da tabela IO MUX abaixo. A coluna Function 16-255 indica o roteamento pela matriz; a tabela seguinte enumera os índices de função de 16 a 175. Consulte as duas tabelas em conjunto para confirmar em qual pino físico cada sinal periférico pode ser alocado antes de congelar o esquemático.

O negrito indica a função do pino após o reset. PUPD indica a direção do pull interno após o reset (PU: pull-up; PD: pull-down; -: nenhum). # identifica uma função analógica.

A matriz pode rotear qualquer GPIO para qualquer uma das funções acima, respeitando as restrições de roteamento e layout descritas neste guia. As colunas de índice e subíndice contêm os valores exatos dos campos de registro usados para configurar o roteador da matriz no firmware.

5.6.7. Interfaces gerais¶

Use os mesmos critérios para revisar cada interface de uso geral: conexões elétricas, tensão de IO, estado padrão durante reset e suspensão, alimentação dos pull-ups, exposição a ESD e conflitos com boot, depuração, despertar ou funções de alta velocidade.

PA34 oferece suporte à tecla de energia e à reinicialização por pressionamento prolongado. O reset é ativo em nível alto: instale um pull-down de 10 kΩ na placa. Ao pressionar a tecla, o pino vai para nível alto; mantê-la pressionada por 10 segundos aciona o reset por hardware. O circuito de referência de teclas por escada resistiva GPADC usa resistores de 1,1 kΩ, 2,8 kΩ e 5,1 kΩ. Os nós estão identificados, respectivamente, como 2,97 V/1,62 V, 2,58 V/1,41 V e 2,19 V/1,19 V. O nó PA34 também tem pull-down de 10 kΩ e capacitor de 100 nF para GND. Instale proteção ESD perto de cada tecla exposta.

5.6.8. Princípios de revisão das interfaces¶

Revise quatro aspectos em cada interface periférica:

1. A conectividade elétrica, incluindo inversão de sinais, resistores pull-up/pull-down, ESD e terminação.
2. A compatibilidade entre domínios de tensão de IO, incluindo o risco de alimentação reversa quando o periférico estiver desligado.
3. Os estados padrão seguros durante reset e suspensão.
4. Conflitos com boot, download, SWD, USB, despertar ou funções multiplexadas de display de alta velocidade.

5.6.9. UART¶

• O SF32LB57x tem três UARTs full-duplex, com taxas de até 6 Mbps e formatos de dados configuráveis. Os sinais podem usar pinos das Funções 0-15 ou ser roteados pela matriz para qualquer GPIO.
• Conecte RXD do MCU a TXD do periférico e TXD do MCU a RXD do periférico.
• Compatibilize a tensão de IO do periférico com o domínio de IO do MCU.
• Revise o comportamento dos pinos UART durante o reset quando eles forem multiplexados com funções de USB, boot, download ou depuração.
• PA18 e PA19 são os pinos DBG-UART padrão. Para interfaces de teste UART conectadas e desconectadas com frequência, a SiFli recomenda PA18, PA19, PA43 ou PA44; esse grupo de GPIOs suporta até 5,5 V. Em cabos de teste longos, adicione um resistor em série de 100 Ω para reduzir overshoot.

5.6.10. I2C¶

• SDA e SCL precisam de resistores pull-up.
• O SF32LB57x tem quatro interfaces I2C, cada uma com modos host e dispositivo, roteáveis pela matriz para qualquer GPIO.
• A fonte recomenda 4,7 kΩ no Standard-mode (100 kHz), 2,2 kΩ a 3,3 kΩ no Fast-mode (400 kHz) e 1 kΩ a 2,2 kΩ no Fast-mode Plus (1 MHz). Para 400 kHz, comece com 2,2 kΩ e ajuste conforme a capacitância do barramento.
• Em um barramento I2C compartilhado, basta um conjunto de pull-ups perto do host; não instale um conjunto em cada dispositivo. Alimente os pull-ups pelo trilho de alimentação do periférico, para desligá-los junto com ele e evitar fuga durante o sono.
• Garanta que cada dispositivo no mesmo barramento tenha um endereço exclusivo.

5.6.11. SPI¶

• O SF32LB57x tem duas interfaces SPI, cada uma com modos host e dispositivo; podem usar pinos das Funções 0-15 ou roteamento pela matriz.
• Conecte SDO do MCU a SDI do periférico e SDI do MCU a SDO do periférico.
• Ajuste CLK, CS, modo, fase, polaridade e frequência máxima conforme o datasheet do periférico.
• Mantenha curtas as trilhas SPI de alta velocidade e preserve a continuidade do plano de referência de GND. Adicione amortecimento em série se os testes de integridade de sinal indicarem necessidade.
• A SPI abaixo de 30 MHz pode usar roteamento pela matriz para qualquer GPIO; acima de 30 MHz, prefira pinos dedicados das Funções 0 a 15.
• Para SPI de alta velocidade, coloque um resistor em série de 22 Ω a 27 Ω perto do driver e reserve uma posição para capacitor em derivação na linha de clock para ajuste da integridade de sinal.

5.6.12. SDIO¶

• O SF32LB57x tem dois controladores host SD/MMC, que operam somente em modo host e aceitam cartões SD, periféricos SDIO e eMMC. Os sinais SDIO ficam fixos nos GPIOs definidos pelo multiplexador de pinos.
• Roteie os sinais SDIO como um grupo.
• Sempre que possível, mantenha o comprimento total em até cerca de 50 mm e a diferença de comprimento entre os sinais do grupo em até aproximadamente 6 mm.
• Mantenha as trilhas CLK, CMD e DATA sobre um plano de referência de GND contínuo.
• Verifique os pull-ups, o controle de alimentação e os domínios de tensão de SDIO/eMMC/SD NAND.
• A 24 MHz, os pull-ups internos dos GPIOs podem ser suficientes para CMD e Data0 a Data3; a 48 MHz ou mais, adicione pull-ups externos de 10 kΩ em CMD e Data0 a Data3.
• Adicione resistores em série de 27 Ω a 33 Ω nos sinais SDIO e reserve uma posição para capacitor em derivação na linha de clock.
• Em um soquete TF externo, conecte DET a 3,3 V por um pull-up de 10 kΩ e configure o pino do MCU como entrada com pull-up interno. Adicione proteção ESD aos sinais SDIO e à alimentação.

5.6.13. USB¶

• Roteie USB DP/DN como um par diferencial de 90 Ω.
• USB DP/DM normalmente usam as funções multiplexadas de PA35/PA36. Com o USB habilitado, garanta que circuitos externos não imponham níveis inseguros durante o reset.
• Coloque a proteção ESD perto do conector e faça os sinais passarem por ela antes de chegarem ao chip.
• Evite derivações e mantenha o casamento do par e a continuidade da referência de GND.
• Se o sistema precisar despertar ao detectar a conexão USB durante a suspensão, adicione um divisor de VBUS a um GPIO capaz de despertar o sistema. Recomenda-se compartilhar esse GPIO com a detecção de inserção do carregador.
• PA35 é fixo como USB_DP e PA36 como USB_DM; essas funções não podem ser remapeadas. USB 2.0 FS suporta até 12 Mbps.
• Reserve posições para resistores em série de 22 Ω ou 33 Ω perto do chip nas linhas DP/DM e para capacitores em derivação não montados, usados no ajuste da integridade de sinal.
• O USB usa sinalização single-ended a 3,3 V. O chip integra um resistor de identificação; o software pode habilitar um pull-up de 1,5 kΩ em DP ou DM para identificar dispositivos Full-Speed ou Low-Speed. Com o USB habilitado, configure PA35 e PA36 como entradas de alta impedância para evitar conflitos no multiplexador.

5.6.14. CAN¶

• O SF32LB57x tem duas interfaces CAN compatíveis com CAN 2.0B, roteáveis pela matriz para qualquer GPIO.
• Compatibilize a alimentação e a tensão de IO do transceptor CAN com o MCU.
• Adicione terminação, choque de modo comum e proteção ESD conforme os requisitos do sistema.
• Em ambientes industriais ou automotivos, avalie surtos, EFT, ESD e diferenças de potencial entre terras.

5.6.15. GPADC¶

• Mantenha a tensão de entrada GPADC dentro da faixa nominal de 0 V a 3,3 V.
• Somente PA28 a PA38 (11 pinos) oferecem suporte a GPADC pelo pinmux; não atribua essa função a outros pinos.
• Use resistores de 1% em medições com divisor resistivo.
• Coloque um capacitor de filtro de 100 nF (0,1 µF) perto do pino do chip em cada entrada GPADC.
• Mantenha as trilhas GPADC afastadas de DC/DC, RF, USB, SDIO, clocks do display e circuitos de carga.

5.7. Fabricação¶

5.7.1. Modos de boot e download em produção¶

Mantenha os pinos padrão de depuração e download acessíveis ao gabarito de produção e reserve os controles de boot antes de atribuir os pinos de IO do produto. O checklist de origem exige pontos de teste soldáveis em PA43/PA44 e pull-up mais ponto de teste em PA00; o resistor e o ponto de teste em PA01 são opcionais.

5.7.2. Gravação e calibração em produção¶

A fonte pede o uso de um programador offline para gravar a Flash e calibrar o cristal. Esta seção não especifica calibração de RF nem medição da corrente de alimentação. Ao definir os pads de produção, siga os requisitos da fonte para o tamanho, o espaçamento e a orientação das sondas; confirme também com o responsável pelo gabarito as diferenças entre as listas de pontos de teste da Tabela 5.7-3.

Consulte a documentação do programador offline da SiFli.

Última atualização: 2026-10-21