Guia de projeto de hardware do SF32LB52-MOD-1¶

1. Visão geral¶

O SF32LB52-MOD-1 é um módulo Bluetooth certificado, de uso geral e baixo consumo, baseado no chip SF32LB525UC6 da SiFli (Arm Cortex-M33 STAR-MC1 de núcleo duplo, até 240 MHz). Ele integra um cristal de 48 MHz e aceita, como opção, um cristal de 32,768 kHz e um die de memória OPI-PSRAM de 64 Mb integrado ao encapsulamento. O módulo tem 68 pinos e mede 27,9 × 18,0 × 3,1 mm.

Este guia trata da integração de hardware no nível do módulo: definição de pinos, interfaces de periféricos, características elétricas, requisitos de alimentação, esquemáticos de referência, checklist do esquemático, dimensões mecânicas e footprint da PCB, além dos requisitos de manuseio do produto. O conteúdo baseia-se no datasheet da SiFli DS5203-SF32LB52-MOD-1 V0.3.

Para conhecer em mais detalhe a arquitetura do chip (núcleos, gráficos, subsistema de memória e periféricos), consulte SF32LB52x e o guia de projeto de hardware do SF32LB52x.

2. Resumo do projeto¶

2.1 Variante do módulo¶

2.2 Especificações principais¶

3. Diagrama de blocos funcionais¶

O módulo integra o chip SF32LB525UC6, um cristal de 48 MHz, um cristal opcional de 32,768 kHz e, nesta SKU, um die de memória OPI-PSRAM de 64 Mb no encapsulamento, além da rede de casamento de RF e do ponto de alimentação da antena.

4. Definição dos pinos¶

4.1 Diagrama de pinagem¶

O módulo disponibiliza 68 pinos ao longo do perímetro. O pino 1 está marcado no canto próximo à zona da antena; a numeração dos pinos segue no sentido anti-horário ao redor do encapsulamento.

4.2 Tabela de definição dos pinos¶

A tabela a seguir descreve os 68 pinos do módulo.

Legenda: P = alimentação; I = entrada; O = saída; T = pode ser configurado em alta impedância; AO = saída de áudio; AI = entrada de áudio.

4.3 Descrição física dos pinos¶

Na figura de descrição física dos pinos do datasheet, os pinos são agrupados por função — SDIO, SPI, I2C, UART, GPTIM, interface LCD, GPADC, MPI, áudio analógico, oscilador externo de 32 kHz, despertar externo e SWD/UART de depuração — sobre o contorno do die SF32LB525UC6. Consulte-a junto com a tabela de definição dos pinos ao organizar os grupos de sinais na PCB hospedeira.

5. Periféricos¶

5.1 Interfaces de comunicação¶

Qualquer pino marcado como PAxx_I2C_UART na tabela acima pode ser configurado como I2C ou UART. O datasheet informa um máximo configurável de 4 interfaces I2C e 3 UART.

UART — Operação full-duplex, taxa de transmissão de até 6 Mbps, formato de dados configurável, controle de fluxo por hardware (CTS/RTS) e transmissão e recepção de múltiplos pacotes via DMA. UART1–3 ficam em HPSYS; UART4–6, em LPSYS.

I2C — Opera como Master ou Slave, com FIFO de 8 bytes e suporte a DMA. Suporta os modos Standard-mode (100 kbps), Fast-mode (400 kbps), Fast-mode Plus (1 Mbps) e High-speed mode (3,4 Mbps), endereçamento de 7 ou 10 bits no modo Master e filtro digital configurável para supressão de glitches. I2C1–4 ficam em HPSYS; I2C5–7, em LPSYS.

SPI — Suporta os formatos SSP/SPI (full-duplex, como Master ou Slave) e Microwire (half-duplex, somente como Master). Oferece largura de dados de 4–32 bits, polaridade e fase de clock configuráveis (SPO/SPH), polaridade de chip-select configurável, FIFO com 16 entradas de 32 bits, suporte a DMA e clock de até 48 MHz.

USB 2.0 FS — Uma porta USB 2.0 FS em modo full-speed, configurável como Host ou Device, com endpoints configuráveis, suspensão e retomada, dimensionamento dinâmico de FIFO, suporte à solicitação de sessão (Session Request) e ao protocolo de negociação de host (Host Negotiation Protocol), além de PHY USB 2.0 FS integrado.

MPI (Memory Peripheral Interface) — Suporta Flash SPI NOR (1/2/4 linhas) e SPI NAND (1/2/4 linhas), com acesso em modo de registradores e em modo mapeado em memória, alternados automaticamente pelo hardware. A interface MPI2 do módulo pode conectar Flash SPI NOR/NAND externa. Se houver Flash já montada no módulo, os seis sinais externos da MPI2 (PA12, PA13, PA14, PA15, PA16 e PA17) não ficam disponíveis.

SD/SDIO/eMMC — Compatível com SD 3.0, SDIO 3.0 e eMMC 4.5.1; suporta cartões SDSC/SDHC/SDXC/SDHS, SDR12/25/50, modos SDR com uma ou quatro linhas, FIFO de 2 KB, transferência de dados por DMA e clock de até 48 MHz (sem DDR). A interface SDIO compartilha os pinos de I/O com a MPI2; as duas interfaces não podem ser usadas simultaneamente.

I2S — Opera como Master ou Slave e em full-duplex; suporta os formatos left-justified, right-justified e standard, áudio mono ou estéreo de 8 ou 16 bits e largura PCM de até 24 bits.

Interface LCD — Modo SPI serial DBI (3/4 linhas, duas/quatro linhas de dados) e modo paralelo 8080 (barramento de 8/16/24 bits). Conforme o modo, suporta os formatos de cor RGB332/RGB444/RGB565/RGB666/RGB888.

5.2 Processamento de sinais analógicos¶

GPADC de 12 bits — ADC SAR, taxa de amostragem máxima de 4 MS/s, faixa de entrada de 0–3,3 V single-ended ou ±2,1 V diferencial, 7 canais single-ended e 1 canal de tensão da bateria (ou 3 pares diferenciais), modos de medição única ou contínua, 4 intervalos de tempo configuráveis por medição, disparo por software ou hardware e suporte a DMA.

Sensor de temperatura — Resolução de 0,2 °C, faixa de -40 °C a 125 °C, precisão de ±3 °C e leitura por consulta periódica (polling) ou por interrupção.

DAC de áudio — Um canal de saída DAC de 24 bits, taxas de amostragem de 8–48 kHz e saída diferencial.

PLL de áudio — Geração de clock Fractional-N com resolução de 48 MHz/2^18; suporta as seguintes taxas de amostragem derivadas: 48 MHz, 32,768 kHz e 44,1 kHz.

ADC de áudio — Um canal de entrada ADC Sigma-Delta de 24 bits, com taxas de amostragem de 8–48 kHz.

6. Características elétricas¶

6.1 Limites máximos absolutos¶

Ultrapassar os valores da tabela abaixo pode danificar permanentemente o módulo. Esses valores são limites de estresse; não implicam operação funcional fora das condições recomendadas na seção 6.2. A exposição prolongada aos limites máximos absolutos pode reduzir a confiabilidade do módulo.

6.2 Condições de operação recomendadas¶

6.3 Características elétricas CC (3,3 V, 25 °C)¶

VDD é o trilho de alimentação de I/O; VOH/VOL são medidos com carga de alta impedância.

6.4 Consumo de energia¶

6.5 Desempenho de RF do Bluetooth de modo duplo¶

Compatível com Bluetooth 5.3 e retrocompatível com 4.2/4.1/4.0. Frequência central dos canais de operação: 2402–2480 MHz.

Transmissor BLE (1 Mbps): potência máxima de 19 dBm, faixa de controle de potência de -20 a 19 dBm, Δf1avg = 250 kHz típico e Δf2max = 210 kHz típico. São valores de desvio de frequência (o datasheet identifica os campos como modulação máxima/mínima), não um índice de modulação adimensional. A tolerância inicial típica da frequência da portadora é de ±20 kHz.

Receptor BLE (1 Mbps): sensibilidade de -100 dBm (dirty off) / -99,3 dBm (dirty on) com PER de 30,8%; C/I co-canal de 7 dB.

Bluetooth clássico (Basic Data Rate): potência máxima de transmissão de 18 dBm; sensibilidade do receptor de -96,3 dBm (dirty off) / -94 dBm (dirty on), com BER de 0,1%.

Bluetooth clássico (Enhanced Data Rate): potência máxima de transmissão de 13 dBm; sensibilidade do receptor de -95,5 dBm para π/4-DQPSK e de -88,5 dBm para 8DPSK.

As tabelas completas de valores mínimos/típicos/máximos para TX/RX BLE de 1/2 Mbps e TX/RX BR/EDR do Bluetooth clássico estão na seção 5.5 do datasheet oficial.

7. Alimentação do módulo¶

O módulo tem uma única entrada principal de alimentação, VSYS, que pode ser conectada diretamente a uma bateria Li-ion/Li-Po (3,2–4,7 V) ou alimentada por um regulador DCDC/LDO (3,7–4,7 V; 3,8 V recomendado).

VBATS é o pino de leitura da tensão da bateria, amostrado internamente por um ADC na faixa de 0–4,7 V. Não use um divisor resistivo externo em VBATS; conecte diretamente ao pino o sinal cuja tensão será medida.

VDD33_VOUT2 é a saída do LDO interno de 3,3 V do módulo e pode fornecer até 150 mA a periféricos externos; a capacitância total nesse trilho não deve exceder 7,4 µF.

8. Esquemático de referência e atribuição de pinos¶

O datasheet fornece um esquemático completo de referência para uma placa de desenvolvimento baseada no SF32LB52-MOD-1, incluindo alimentação, reset e circuitos JTAG/SWD, UART, SDIO, LCD e áudio.

O datasheet também apresenta uma tabela de atribuição de pinos recomendada para essa placa de referência.

Use esses materiais como ponto de partida para o esquemático do produto e adapte a seleção de pinos aos periféricos específicos da aplicação.

9. Checklist do esquemático¶

10. Dimensões do módulo e footprint da PCB¶

10.1 Dimensões do módulo¶

O módulo mede 27,9 × 18,0 × 3,1 mm.

10.2 Footprint recomendado da PCB¶

10.3 Conector de antena externa¶

Nas SKUs compatíveis com antena externa, o módulo usa um footprint de conector de primeira geração compatível com:

• Série Hirose U.FL
• Conectores I-PEX MHFI
• Conectores Amphenol AMC

10.4 Posicionamento do módulo no projeto da PCB¶

Se o produto final usar o módulo na própria placa, reserve uma área sem componentes ou metal sobre a zona da antena da PCB do módulo, para evitar reduzir a eficiência de radiação. Posicione o módulo na placa hospedeira de modo a minimizar o impacto no desempenho da antena.

Prática recomendada:

• Prolongue a área da antena do módulo além da borda da placa hospedeira e mantenha o ponto de alimentação próximo a essa borda.

• Se a antena não puder ultrapassar a borda da placa, mantenha uma zona de exclusão de pelo menos 15 mm ao redor da antena da PCB, sem plano de cobre, trilhas ou componentes; quando possível, remova o material da placa hospedeira sob a antena.

• Mesmo no layout com zona de exclusão, mantenha o ponto de alimentação da antena próximo à borda da placa.
• No projeto do produto completo, avalie o efeito do gabinete sobre a antena e valide a RF, incluindo um teste final de alcance de comunicação no produto montado.

11. Manuseio do produto¶

11.1 Condições de armazenamento¶

• Armazene os produtos selados em uma embalagem barreira contra umidade (MBB), em condições de <40 °C / 90 % RH, sem condensação.
• Nível de sensibilidade à umidade (MSL) do módulo: 3.
• Após abrir a embalagem a vácuo, use o módulo em até 168 horas, sob condições de 25 ± 5 °C / 60 % RH; se esse prazo for excedido, seque-o em estufa antes de devolvê-lo à linha de produção.

11.2 Descarga eletrostática (ESD)¶

• Modelo do corpo humano (HBM): ±2000 V
• Modelo do dispositivo carregado (CDM): ±500 V

11.3 Perfil de reflow¶

Recomenda-se submeter o módulo a apenas um ciclo de reflow.

11.4 Vibração ultrassônica¶

Evite expor os módulos da SiFli à vibração de equipamentos de soldagem ou limpeza ultrassônica. Essa vibração pode entrar em ressonância com os osciladores de cristal internos do módulo, causando falha ou funcionamento incorreto dos cristais e tornando o módulo inoperante ou reduzindo seu desempenho.

12. Documentos relacionados¶

• Datasheet DS5203-SF32LB52-MOD-1 (V0.3)
• Apresentação do chip SF32LB52x
• Guia de projeto de hardware do SF32LB52x
• SF32LB52-DevKit-LCD

13. Histórico de revisões¶

Este guia baseia-se no datasheet indicado acima; consulte o PDF oficial para obter a revisão mais atual e definitiva.

Última atualização: 2026-10-19