Перейти к содержанию

Руководство по проектированию аппаратуры SF32LB52x — Разводка PCB

Часть руководства по проектированию аппаратуры SF32LB52x

Эта страница содержит раздел 6 — рекомендации по разводке PCB. Вернитесь к Проектированию принципиальной схемы (первой из трёх страниц), продолжите с Контрольным списком разводки PCB или откройте Контрольный список проверки проекта и справочные материалы.

6. Рекомендации по разводке PCB

Используйте эту главу вместе с разделом 5 при проверке разводки. До окончательного размещения компонентов принципиальная схема уже должна определять вариант MCU, дерево питания, компоненты тактирования, резерв под RF-цепи, выводы дисплея и памяти, а также доступ к контрольным точкам.

Цель проектирования

Преобразовать принципиальную схему в пригодную для производства четырёхслойную плату с металлизированными сквозными отверстиями (PTH), не допуская проблем с импедансом, помехами и путями возвратного тока в чувствительных цепях RF, кварцев, аудио, питания, USB и SDIO.

Порядок проверки PCB

  1. Проверьте посадочное место корпуса, контактные площадки и апертуры трафарета для паяльной пасты.
  2. Согласуйте с изготовителем PCB стек слоёв, ширину и зазоры проводников, сверление и требования к импедансу.
  3. Разместите MCU, кварцы, RF-цепи, DC/DC, зарядное устройство, разъёмы дисплея и памяти и компоненты аудиотракта.
  4. Проверьте вывод трасс из корпуса и разводку чувствительных цепей, прежде чем завершать менее критичные линии GPIO.
  5. Сохраните снимки разводки RF, кварцев, USB, SDIO, аудио, DC/DC, зарядного устройства и линий питания как подтверждение проверки.

6.1. Проектирование посадочного места

Корпус QFN68L SF32LB52x имеет размеры 7 mm x 7 mm x 0,85 mm, 68 выводов и шаг 0,35 mm.

Чертёж корпуса задаёт номинальную общую высоту 0,85 mm, диапазон 0,8–0,9 mm и номинальный зазор до платы 0,02 mm при максимуме 0,05 mm. При проверке монтажных зазоров и корпуса изделия используйте подробный чертёж, а не только округлённое описание размеров.

Рисунок 6.1-1: Размеры корпуса QFN68L

Рисунок 6.1-1: Размеры корпуса QFN68L

Рисунок 6.1-2: Внешний вид корпуса QFN68L

Рисунок 6.1-2: Внешний вид корпуса QFN68L

Рисунок 6.1-3: Рекомендуемые контактные площадки QFN68L

Рисунок 6.1-3: Рекомендуемые контактные площадки QFN68L

На рисунке 6.1-3 периферийные площадки имеют размеры 0,2 mm x 0,55 mm, шаг 0,35 mm, окна паяльной маски 0,3 mm x 0,65 mm и окна трафарета пасты 0,2 mm x 0,55 mm. Это эталонные размеры; перед выпуском посадочного места проверьте требования монтажного процесса.

Чертёж корпуса задаёт номинальный размер открытой площадки 5,49 mm x 5,49 mm. В примере вывода трасс центральная площадка соединена с GND; не считайте её механическим элементом, который можно оставить неподключённым.

6.2. Стек слоёв PCB

Эталонный проект допускает монтаж на одной или обеих сторонах платы. Компоненты можно разместить на одной стороне, а конденсаторы и другие пассивные элементы — на обратной стороне под MCU. Рекомендуется четырёхслойная PCB с металлизированными сквозными переходными отверстиями (PTH).

Рисунок 6.2-1: Эталонный стек слоёв

Рисунок 6.2-1: Эталонный стек слоёв

На рисунке 6.2-1 приведён эталонный стек толщиной 0,8 mm ±10%, включая металлизацию и паяльную маску. Расчётная общая толщина составляет 0,79553 mm. Согласуйте фактическую толщину готовой PCB и структуру диэлектриков с изготовителем; этот пример не является универсальным стеком слоёв.

Таблица 6.2-1: Значения эталонного стека
Слой Материал Толщина (mil) Толщина (mm) Dk Df
Верхняя паяльная маска Паяльная маска 1 0.0254 3.5 0.8
L1 Медь + металлизация 1.81 0.045974 — —
Диэлектрик L1–L2 Препрег 1080 (66%) x3 8.5 0.2159 3.8 0.019
L2 Медь + металлизация 1.4 0.03556 — —
Диэлектрик L2–L3 Сердечник 5.9 0.14986 4 0.017
L3 Медь + металлизация 1.4 0.03556 — —
Диэлектрик L3–L4 Препрег 1080 (66%) x3 8.5 0.2159 3.8 0.019
L4 Медь + металлизация 1.81 0.045974 — —
Нижняя паяльная маска Паяльная маска 1 0.0254 3.5 0.8

Строки препрега предполагают площадь меди 70%. Dk и Df воспроизведены из рисунка, включая Df 0,8 паяльной маски; это не подтверждённые универсальные свойства материалов. Для расчёта импеданса и потерь используйте фактические данные изготовителя.

6.3. Общие правила проектирования PCB

Соблюдайте общие правила проектирования плат PTH, приведённые в эталонном проекте.

Рисунок 6.3-1: Общие правила проектирования PCB

Рисунок 6.3-1: Общие правила проектирования PCB

Правила на рисунке 6.3-1 задают минимальную и рекомендуемую ширину проводника 0,1 mm и максимальную 2,54 mm. Зазоры 0,1 mm для проводников, переходных отверстий и площадок отделены от правил для меди: 0,127 mm, а между медными областями — 0,15 mm. Отступ от края платы составляет 0,25 mm. Это эталонные правила CAD; отдельно проверяйте производственные ограничения и разводку с контролируемым импедансом.

Дополнительные правила на рисунке 6.3-1 задают по 0,1 mm между отверстиями и между корпусами компонентов. Некоторые значения для одной цепи равны нулю; это не отменяет зазоры между разными цепями и правила для края платы и меди.

6.4. Вывод трасс из корпуса

Выводите все сигналы корпуса QFN на верхнем слое.

Рисунок 6.4-1: Пример вывода трасс на верхнем слое

Рисунок 6.4-1: Пример вывода трасс на верхнем слое

6.5. Разводка тактовых цепей

Эти правила разводки тактовых цепей применяются к обеим группам вариантов:

  • Размещайте кварцы внутри экранирующего кожуха, на расстоянии более 1 mm от края PCB и как можно дальше от нагревающихся компонентов: PA, зарядного устройства и цепей PMU. Желательно расстояние более 5 mm, чтобы нагрев не влиял на дрейф частоты.
  • Оставляйте вокруг кварца свободный зазор более 0,25 mm, без другого металла и компонентов.
  • Разводите цепи кварца 48 MHz на верхнем слое проводниками длиной 3–10 mm и шириной 0,1 mm, с экранированием землёй. Держите их вдали от VBAT/VCC, DC/DC и высокоскоростных сигналов. Не проводите другие трассы на верхнем и соседнем слоях под кварцевой цепью.
  • Разводите цепи кварца 32,768 kHz на верхнем слое: длина ≤10 mm, ширина 0,1 mm, расстояние между параллельными 32K_XI/32K_XO ≥0,15 mm. Обеспечьте экранирование землёй и не проводите другие трассы на верхнем и соседнем слоях под этой цепью.

Рисунок 6.5-1: Размещение кварцев

Рисунок 6.5-1: Размещение кварцев

Рисунок 6.5-2: Схема кварца 48 MHz

Рисунок 6.5-2: Схема кварца 48 MHz

Рисунок 6.5-3: Модель разводки кварца 48 MHz

Рисунок 6.5-3: Модель разводки кварца 48 MHz

Рисунок 6.5-4: Пример разводки кварца 48 MHz

Рисунок 6.5-4: Пример разводки кварца 48 MHz

Рисунок 6.5-5: Схема кварца 32,768 kHz

Рисунок 6.5-5: Схема кварца 32,768 kHz

Рисунок 6.5-6: Модель разводки кварца 32,768 kHz

Рисунок 6.5-6: Модель разводки кварца 32,768 kHz

Рисунок 6.5-7: Пример разводки кварца 32,768 kHz

Рисунок 6.5-7: Пример разводки кварца 32,768 kHz

Рисунки 6.5-3 и 6.5-6 показывают расстояние ≥0,15 mm между параллельными трассами XI/XO обоих кварцев. На рисунке 6.5-2 используется кварц 48 MHz с нагрузочной ёмкостью 8,8 pF, а внешние нагрузочные конденсаторы отмечены NF (не устанавливаются). На рисунке 6.5-5 кварц 32,768 kHz, 7 pF подключён к PA22/PA23, которые также мультиплексированы с PDM_CLK/PDM_DATA.

Расхождение источников по меди под кварцем

В руководстве по применению батарейных вариантов есть внутреннее противоречие по меди под кварцем: в разделе тактирования рекомендуется удалить плоскость GND слоя L2 непосредственно под кварцем, тогда как раздел разводки PCB запрещает разрывы плоскостей и вырезы меди на верхнем и соседних слоях, а модель разводки показывает сплошную землю L2. В отдельном руководстве по разводке PCB также запрещены вырезы. Не выводите универсальное правило для L2 и не принимайте решение только по числу слоёв; до выпуска платы согласуйте с SiFli решение для выбранного стека слоёв. Зона keep-out кварца и зазоры до компонентов проверяются отдельно.

6.6. Разводка RF

Эти правила разводки RF применяются к обеим группам вариантов:

  • Размещайте цепь согласования RF ближе к MCU, а не к антенне.
  • Размещайте фильтрующий конденсатор AVDD_BRF рядом с выводом MCU, соединяя его вывод земли переходными отверстиями непосредственно с основной землёй.
  • По возможности разводите RF на верхнем слое без переходных отверстий, ухудшающих характеристики. Источник рекомендует ширину более 10 mil; проверьте, что фактический стек слоёв обеспечивает 50 Ω. Экранируйте землёй и избегайте острых и прямых углов.
  • Обеспечьте импеданс RF-трассы 50 Ω и частые экранирующие переходные отверстия земли по обеим сторонам.

Рисунок 6.6-1: Схема π-цепи и питания

Рисунок 6.6-1: Схема π-цепи и питания

Рисунок 6.6-2: Размещение π-цепи и питания

Рисунок 6.6-2: Размещение π-цепи и питания

Рисунок 6.6-3: Схема RF-цепи

Рисунок 6.6-3: Схема RF-цепи

Рисунок 6.6-4: Разводка RF-цепи

Рисунок 6.6-4: Разводка RF-цепи

В RF-примерах установлен последовательный конденсатор 15 pF/50 V (C0333), C0318/C0319 отмечены NF, а для AVDD_BRF показан фильтр 0,47 uF. Это пример комплектации, а не универсальная схема согласования антенны.

6.7. Разводка аудиотракта

Эти правила разводки аудиотракта применяются к обеим группам вариантов:

  • Размещайте фильтрующие конденсаторы AVDD33_AUD, MIC_BIAS и AUD_VREF рядом с соответствующими выводами. Надёжно соединяйте их выводы земли с основной землёй.
  • Размещайте компоненты аналогового входа ADCP рядом с выводом MCU. Используйте короткие трассы, экранирование землёй и держите цепь вдали от сильных источников помех.
  • Размещайте компоненты аналогового выхода DACP/DACN рядом с выводами MCU. Разводите их дифференциальной парой с короткими трассами, паразитной ёмкостью менее 10 pF и экранированием землёй.

Рисунок 6.7-1: Схема фильтрации питания аудиотракта

Рисунок 6.7-1: Схема фильтрации питания аудиотракта

Рисунок 6.7-2: Пример разводки фильтров питания аудиотракта

Рисунок 6.7-2: Пример разводки фильтров питания аудиотракта

Рисунок 6.7-3: Схема аналогового аудиовхода

Рисунок 6.7-3: Схема аналогового аудиовхода

Рисунок 6.7-4: Разводка аналогового аудиовхода

Рисунок 6.7-4: Разводка аналогового аудиовхода

Рисунок 6.7-5: Схема аналогового аудиовыхода

Рисунок 6.7-5: Схема аналогового аудиовыхода

Рисунок 6.7-6: Разводка аналогового аудиовыхода

Рисунок 6.7-6: Разводка аналогового аудиовыхода

На рисунке 6.7-1 показаны эталонные фильтрующие конденсаторы: 1 uF/6,3 V для MIC_BIAS, 2,2 uF/10 V для AVDD33_AUD и 1 uF/6,3 V для AUD_VREF. Эти значения описывают приведённую схему; подтвердите номиналы для реального проекта. Помимо дифференциальной разводки, держите DACP/DACN вдали от сильных источников помех.

Рекомендации источника по принципиальной схеме также ограничивают длину трасс выхода DAC значением менее 2 cm.

6.8. Разводка USB

Проводите USB DP (PA35) / DN (PA36) сначала через контактные площадки устройства защиты ESD, затем к MCU. Надёжно соедините землю защиты с основной землёй. Обеспечьте дифференциальный импеданс пары 90 Ω и экранирование землёй.

Рисунок 6.8-1: Схема сигналов USB

Рисунок 6.8-1: Схема сигналов USB

Рисунок 6.8-2: Разводка сигналов USB

Рисунок 6.8-2: Разводка сигналов USB

Рисунок 6.8-3: Пример размещения компонентов USB

Рисунок 6.8-3: Пример размещения компонентов USB

Рисунок 6.8-4: Модель разводки USB

Рисунок 6.8-4: Модель разводки USB

Рисунок 6.8-3 сравнивает трассы через площадки защиты с незащищёнными ответвлениями: не создавайте ветвь, достигающую MCU без прохождения точки подключения защиты.

6.9. Разводка SDIO

Разводите сигналы SDIO вместе: общая длина трасс ≤50 mm, разница длин внутри группы ≤6 mm. Экранируйте землёй тактовую линию, а также DATA и CMD.

Рисунок 6.9-1: Схема интерфейса SDIO

Рисунок 6.9-1: Схема интерфейса SDIO

Рисунок 6.9-2: Модель разводки SDIO

Рисунок 6.9-2: Модель разводки SDIO

На рисунке 6.9-2 также указан зазор ≥0,15 mm между CMD и соседним экраном земли.

В схеме SDIO PA11 обозначен MPI2_VDD_EN/SD_VDD_EN. В имеющих более высокий приоритет руководствах OpenSiFli по применению и проектированию схем для переключения питания загрузочной памяти указан PA21; используйте его как подтверждённую источниками основу проектирования. В таблице контрольного списка для внешней флеш-памяти батарейных вариантов указан PA11, но не поясняется, является ли это отдельной управляющей функцией. Не подставляйте PA11 вместо PA21 без уточнения. До выпуска платы согласуйте с SiFli точную сеть и вариант; см. «Память и производство».

6.10. Разводка DC/DC

Размещайте силовой дроссель и фильтрующие конденсаторы рядом с выводами MCU. Делайте трассу BUCK_LX короткой и широкой; ширина трассы обратной связи BUCK_FB должна быть более 0,25 mm. Соединяйте землю всех выходных фильтрующих конденсаторов DC/DC с основным полигоном земли несколькими переходными отверстиями. Не заливайте медью верхний слой в области силового дросселя; на соседнем слое сохраняйте сплошной опорный полигон земли.

Рисунок 6.10-1: Схема основных компонентов DC/DC

Рисунок 6.10-1: Схема основных компонентов DC/DC

Рисунок 6.10-2: Размещение основных компонентов DC/DC

Рисунок 6.10-2: Размещение основных компонентов DC/DC

На рисунке 6.10-1 используются дроссель с индуктивностью 4,7 uH и выходной конденсатор 4,7 uF/10 V. PMU_BUCK_VSW и PMU_BUCK_VOUT обозначают узел переключения и узел выхода/обратной связи, названные BUCK_LX и BUCK_FB в таблице выводов источника. Не проводите другие трассы в области дросселя.

6.11. Разводка питания

VCC — вход питания встроенного блока PMU. Размещайте конденсатор рядом с выводом, используя ширину трассы не менее 0,4 mm. Фильтрующие конденсаторы VDD_VOUT1, VDD_VOUT2, VDD_RET, VDD_RTC, VDD18_VOUT, VDD33_VOUT1, VDD33_VOUT2, AVDD33_AUD и AVDD_BRF также размещайте рядом с соответствующими выводами. Выбирайте ширину трасс по требуемому входному току.

Рисунок 6.11-1: Цепь питания VCC (схема)

Рисунок 6.11-1: Цепь питания VCC (схема)

Рисунок 6.11-2: Цепь питания VCC (разводка)

Рисунок 6.11-2: Цепь питания VCC (разводка)

Разводка зарядной цепи

VBUS и VBAT — входной и выходной выводы встроенного зарядного блока. Размещайте фильтрующие конденсаторы рядом с ними. Зарядная цепь проводит относительно большой ток: используйте трассы шириной не менее 16 mil (около 0,41 mm) и не ведите чувствительные сигналы параллельно им. Применяйте соединение звездой, чтобы зарядная цепь не имела общих участков трасс с чувствительными цепями. В примечании по применению это минимальное значение округлено до 0,4 mm.

Рисунок 6.11-3: Питание VBUS и VBAT (схема)

Рисунок 6.11-3: Питание VBUS и VBAT (схема)

Рисунок 6.11-4: Питание VBUS и VBAT (разводка)

Рисунок 6.11-4: Питание VBUS и VBAT (разводка)

Эталонная схема зарядки

На рисунке 6.11-3 показаны 10 uF/10 V на VBUS и 4,7 uF/10 V на VBAT. Указанный на рисунке диапазон VBUS — 4,3–5,5 V; в Electrical Specification-A3 указан диапазон 4,5–5,5 V, а в примечании по применению вариантов с питанием от аккумулятора для встроенного зарядного устройства указан диапазон 4,6–5,5 V и требование не менее 4,6 V на выводе VBUS при максимальном зарядном токе. Рисунок является примером размещения и не подтверждает 4,3 V как проверенный минимальный рабочий уровень. См. также примечание о расхождении источников в разделе 5.2.

PVDD — вход питания встроенного блока PMU. Размещайте его конденсатор рядом с выводом и используйте ширину трассы не менее 0,4 mm. Фильтрующие конденсаторы AVDD33, VDDIOA, VDD_SIP, AVDD33_AUD и AVDD_BRF размещайте рядом с соответствующими выводами. Выбирайте ширину по требуемому току и делайте трассы максимально короткими и широкими, чтобы уменьшить пульсации питания и повысить стабильность системы.

Рисунок 6.11-5: Разводка питания PVDD

Рисунок 6.11-5: Разводка питания PVDD

Не применяется

В этом варианте нет встроенного управления зарядкой, поэтому требования к разводке зарядной цепи не применяются.

6.12. Разводка других интерфейсов

Экранируйте трассы входов GPADC землёй и держите их вдали от других потенциально мешающих цепей, включая схемы контроля заряда батареи и измерения температуры.

6.13. EMI и ESD

Эти правила защиты от EMI и ESD применяются к обеим группам вариантов:

  • Не проводите длинные создающие помехи тактовые и силовые линии вне экранирующего кожуха на верхнем слое; используйте внутренние слои.
  • Размещайте устройства защиты ESD рядом с выводами разъёма; сигналы должны проходить через их контактные площадки до подключения к остальным цепям.
  • Соединяйте выводы земли защиты ESD с основной землёй переходными отверстиями. Делайте проводники от площадок земли короткими и широкими, чтобы снизить импеданс и повысить эффективность защиты.

6.14. Дополнительные рекомендации

Размещайте контрольные точки линии зарядки USB со стороны разъёма, до точки защиты TVS. TVS со стороны батареи размещайте у входа на плату, до разветвления к MCU и другим нагрузкам. Проводите трассу через точку подключения TVS до MCU. Сам TVS подключается параллельно к земле, а не последовательно с линией. Делайте его соединение с землёй коротким.

Рисунок 6.14-1: Пример размещения TVS в цепи питания

Рисунок 6.14-1: Пример размещения TVS в цепи питания

Рисунок 6.14-2: Пример разводки TVS

Рисунок 6.14-2: Пример разводки TVS

Последнее обновление: