Руководство по проектированию аппаратуры SF32LB56x — рекомендации по проектированию схемы¶

5. Рекомендации по проектированию схемы¶

5.1. Система питания¶

Совместно проверьте шины питания процессора, необходимые локальные конденсаторы, назначение выходов PMIC, временные параметры сброса и подключение зарядного устройства. Для вариантов U и V применяется одинаковый подход к проектированию питания, но различаются названия выводов питания и распределение нагрузки.

Без управления силовым трактом система вместе с аккумулятором подключена непосредственно к VBAT. Это дешевле, но последующие цепи нельзя полностью отключить от аккумулятора: возрастают токи утечки и не выполняется цель низкого энергопотребления в Shipping Mode. При глубоком разряде аккумулятора ток капельной зарядки (trickle) должен превышать суммарный ток системы и утечки (i1+i2 на исходной схеме). Во время работы системы ток зарядки в режиме постоянного тока также должен быть выше i1+i2; иначе нагрузка системы потребит часть зарядного тока и аккумулятор может не зарядиться полностью. Зарядное устройство с управлением силовым трактом разделяет питание системы через VSYS и заряд аккумулятора через VBAT, поддерживает Shipping Mode и может питать систему от VSYS даже при глубоком разряде аккумулятора.

Для варианта U предусмотрены три топологии питания, выбор которых зависит от напряжения I/O периферии и целевого энергопотребления системы. Во всех трёх топологиях AVDD33_ANA и AVDD33_AUD питаются напряжением 3,3 V. Топология с минимальным потреблением подаёт 1,8 V на PVDD и VDDIO1–VDDIO4 и использует периферию с I/O 1,8 V. В топологии со средним потреблением PVDD и VDDIO1 остаются на уровне 1,8 V, а VDDIO2–VDDIO4 и I/O периферии питаются напряжением 3,3 V. В топологии с максимальным потреблением напряжение 1,8 V сохраняется только на VDDIO1, питающем встроенную PSRAM; PVDD, VDDIO2–VDDIO4 и I/O периферии используют 3,3 V. Для динамического управления питанием внешних модулей используйте ключи нагрузки и по умолчанию отключайте неиспользуемые модули. Для модулей, которые должны оставаться включёнными, выбирайте компоненты с низким током покоя. Аппаратный уровень GPIO управления ключом должен соответствовать полярности его входа разрешения, чтобы при запуске ключ оставался выключенным. SiFli рекомендует установить на вход разрешения подтягивающий резистор 1 MΩ — к питанию или к земле.

PMU варианта U завершает сброс при включении, когда PVDD достигает 1,5 V. При снижении PVDD сброс по пониженному напряжению срабатывает на настроенном пороге BOR, который можно задать в диапазоне от 1,5 до 2,5 V.

5.2. Режимы работы и источники пробуждения¶

Решения о режиме работы, источнике пробуждения, питании подтягивающих резисторов и токе утечки следует проверять совместно. Используйте выводы с поддержкой пробуждения для кнопок, сенсорной панели, прерываний датчиков, событий зарядного устройства и других сигналов выхода из режима низкого энергопотребления.

BOOT_MODE задаёт поведение при запуске: высокий уровень включает режим загрузки; при низком уровне ROM ищет пользовательскую программу, запускает её при наличии или переходит в режим загрузки, если программы нет. Вывод Mode варианта U имеет внутреннюю подтяжку вниз, может оставаться неподключённым, если не используется, и относится к домену VDDIO2. Вывод Mode варианта V относится к домену VDDIOA и должен удерживаться в стабильном состоянии резистором 10 kΩ на питание или землю; не оставляйте его неподключённым и не допускайте переключения из-за помех. На производственной плате предусмотрите контрольную точку Mode; для отладочной платы полезна перемычка восстановления.

Учитывайте питание I/O памяти при проектировании отключения с низким энергопотреблением. В Standby варианта U уровни GPIO сохраняются, а VDDIO1 может оставаться включённым; переведите память на MPI1/MPI2 в режим низкого энергопотребления. В Hibernate уровни GPIO не сохраняются, поэтому отключите VDDIO1, чтобы избежать утечки через I/O встроенной памяти. У варианта V питание I/O встроенной памяти в Standby должно сохраняться. Перед Hibernate отключите VDDIOSA и VDDIOSB с помощью PBR0 и переведите NOR Flash в режим Deep Power-Down. Питание VDDIOSC необходимо оставить включённым.

5.3. Генерация тактового сигнала¶

Размещайте резонаторы 48 MHz и 32,768 kHz рядом с микросхемой, предусмотрите посадочные места для согласующих конденсаторов и защитите трассы сигналов от помех BUCK, RF, дисплея, двигателя и зарядного устройства.

5.4. RF¶

Для вариантов SF32LB56xU и SF32LB56xV разводите тракт RF дорожкой с контролируемым импедансом 50 Ω. Если выбранная антенна уже согласована, дополнительные компоненты RF обычно не требуются, однако в проекте следует предусмотреть π-образную цепь согласования для фильтрации паразитных излучений и окончательной настройки антенны.

Размещайте цепь согласования RF ближе к микросхеме, а не к антенне. Установите фильтр AVDD_BRF рядом с выводом микросхемы, подключите земли конденсаторов непосредственно к общей земле, по возможности разводите RF по поверхностному слою, избегайте переходных отверстий и резких изгибов, расположите вдоль обеих сторон RF-дорожки частые экранирующие переходные отверстия земли и удалите от области RF сигналы DC-DC, VBAT, резонатора, высокоскоростного тактирования, I2C, SPI, SDIO, I2S и UART.

5.5. Интерфейсы дисплея, сенсорной панели и подсветки¶

Выбор интерфейса дисплея зависит от варианта корпуса. Для U указаны интерфейсы дисплея SPI/QSPI и JDI; для V дополнительно доступны MCU8080 и DPI. Назначайте сигналы прерывания и сброса сенсорной панели, а также управления подсветкой с учётом пробуждения и доступа при производстве.

5.6. Память, датчики, аудио и интерфейсы связи¶

Назначения шин памяти и дисплея следует согласовывать: они используют важные группы GPIO и могут повлиять на структуру слоёв PCB. До фиксации схемы проверьте тип загрузочной памяти, подтягивающие резисторы, домен напряжения, поведение ключей питания и доступность контрольных точек.

Питание I/O памяти должно соответствовать логическому уровню подключённой памяти: для U используется VDDIO3, для V — VDDIOA2. Подтяните вывод Hold# микросхемы SPI NAND Flash к её питанию резистором 10 kΩ. SD1/eMMC доступен только у варианта V; не применяйте таблицу выводов SD1/eMMC варианта V к варианту U, который использует интерфейс памяти SD2.

Для внешнего дифференциального аналогового микрофона установите на входах ADC разделительные конденсаторы не менее 2,2 µF и подключите питание микрофона к MIC_BIAS. В эталонной схеме U для MEMS-микрофона MIC_BIAS подаётся через 1 kΩ и шунтируется конденсатором 4,7 µF; на выходе микрофона также показан конденсатор связи 0,01 µF. В эталонной схеме U для аналогового PA применены входные конденсаторы связи 33 nF, а дифференциальный фильтр нижних частот размещён рядом с микросхемой. Аналоговые выходы DAC разводите дифференциальной парой с защитой землёй; паразитная ёмкость должна быть менее 10 pF, длина — менее 2 cm. Вариант V также поддерживает I2S; эталонный усилитель I2S настраивается через I2C3. Размещайте конденсаторы питания и опорного напряжения аудиотракта рядом с выводами; разводите аналоговые аудиосигналы вдали от импульсных преобразователей и высокоскоростных цифровых сигналов.

Оба варианта поддерживают PWM для вибромоторов. Мотор можно питать непосредственно от VBAT, если пусковой ток не нарушает стабильность системы. Если BSP_PM_FREQ_SCALING задан как 1, изменение частоты HCPU также изменяет частоту PWM на выводах PA. В этом случае используйте вывод PB. PB32 — активный высоким уровнем вход питания/сброса; удержание кнопки не менее 10 s вызывает сброс. В эталонной схеме U кнопка подключена к VDDIOB через 1 kΩ; также предусмотрены подтяжка вниз 10 kΩ и конденсатор 0,1 µF на землю. В схеме V используется последовательный резистор 1 kΩ от VDD_1V8 и подтяжка вниз 10 kΩ. Для остальных кнопок и поворотных энкодеров нужны подтяжки вверх. Если механический энкодер после поворота не возвращается в выключенное состояние, питание подтяжки должно отключаться в Standby, чтобы исключить утечку.

Вариант U имеет PBR0–PBR2, вариант V — PBR0–PBR3. При запуске PBR0 переходит с низкого уровня на высокий и может управлять внешним ключом нагрузки; остальные выводы PBR по умолчанию имеют низкий уровень. Выводы PBR могут работать как выходы в Standby и Hibernate и передавать сигналы LPTIM; все, кроме PBR0, могут также выдавать тактовый сигнал 32 kHz. PBR можно настроить как входы пробуждения, однако после пробуждения MCU не получает прерывание от этого входа. Для I2C, SPI, управления датчиками и сигналов прерывания пробуждения предпочтительны выводы PB блока LCPU. При необходимости питание датчиков можно переключать выходом LVSW или LDO микросхемы SF30147C.

Все выводы PA вариантов U/V можно мультиплексировать как UART, I2C или GPTIM. Исключения для U — PB32/PB33/PB34 и PBR0/PBR1/PBR2; для V — PB32–PB36 и PBR0–PBR3. Проверяйте ограничения вместе с назначениями пробуждения, кнопок и PBR.

5.7. Производство¶

Предусмотрите доступ для отладки и программирования, режим производственной загрузки, доступ к калибровке кварцевого резонатора, точки измерения питания, доступ к тестированию RF и контроль линий управления PMIC. Убедитесь, что стенд может питать плату, переводить её в режим запуска/загрузки, обмениваться данными с микросхемой и собирать данные калибровки.

Как минимум предусмотрите производственные контрольные точки VBAT, GND, VDDIO2 для U (VDDIOB для V), Mode, SWDIO, SWCLK, UART4_RXD, UART4_TXD и одного из выводов PB20/PB21/PB25. При подключении J-Link выберите для питания отладчика внешний вход, чтобы его питала целевая плата. Эти точки должны быть доступны для производственной загрузки и калибровки кварца.

Последнее обновление: 2026-10-21