Перейти к содержанию

Руководство по проектированию аппаратуры SF32LB56x

1. Введение

В руководстве собраны рекомендации и справочные материалы по разработке устройств на базе семейства микроконтроллеров SF32LB56x, оптимизированных для графических приложений AIoT. Оно предназначено для инженеров-разработчиков аппаратуры и специалистов по печатным платам (PCB), а также разработчиков изделий: смарт-часов, подключённых HMI-систем, медицинских устройств и устройств для мониторинга здоровья, промышленных портативных устройств, переносных измерительных приборов и дисплеев для электровелосипедов и электросамокатов.

Руководство охватывает весь процесс разработки аппаратуры для вариантов SF32LB56xU и SF32LB56xV: выбор корпуса, питание PMIC и процессора, сброс, режим загрузки, режимы работы, кварцевые резонаторы, RF, дисплей, память, аудио, датчики, планирование выводов UART/I2C/GPTIM, разводку PCB, проверку и подготовку к производству. Соблюдение рекомендаций помогает снизить риски при разработке схемы и разводке платы, сохранить низкое энергопотребление и учитывать различия вариантов U и V на всех этапах проекта.

Предполагается, что читатель знаком с основами проектирования аппаратуры для встраиваемых устройств, разработки принципиальных схем и разводки PCB. Это руководство дополняет руководства по аппаратному применению, даташиты, руководства пользователя и референсные проекты для SF32LB56xU и SF32LB56xV, а также список одобренных поставщиков SiFli (AVL). Именно эти официальные материалы остаются первоисточниками по электрическим характеристикам, мультиплексированию выводов, размерам корпусов, квалификации компонентов и ограничениям производства.

2. Материалы для разработки

3. Обзор устройства

3.1. Архитектура

SF32LB56x рассчитан на устройства с развитой графикой и HMI, а не только на BLE-узлы датчиков. В официальных руководствах по аппаратному применению вариантов U и V рассматриваются общие для них проектные вопросы: распределение питания на базе PMIC, кварцевые резонаторы 48 MHz и 32,768 kHz, проектирование RF-тракта, выбор интерфейсов дисплея и памяти, аудио, выводы PBR, датчики, планирование UART/I2C/GPTIM, отладка и программирование, а также производственная калибровка кварцевых резонаторов.

3.2. Варианты и корпуса

Таблица 3.2-1: варианты корпусов SF32LB56x
Вариант Корпус Размеры Шаг выводов Диаметр шарика
SF32LB56xU QFN68L 7 × 7 × 0,75 mm 0,35 mm -
SF32LB56xV WBBGA175 6,5 × 6,1 × 0,94 mm 0,4 mm 0,25 mm

Для варианта U используется корпус QFN68L. Для варианта V применяется корпус WBBGA175, поэтому необходимо тщательнее проработать вывод дорожек из-под шариков, расположение переходных отверстий и требования технологии HDI.

Рисунок 3.2-1: расположение выводов SF32LB56xU в корпусе QFN68L

Рисунок 3.2-1: расположение выводов SF32LB56xU в корпусе QFN68L

Рисунок 3.2-2: расположение выводов SF32LB56xV в корпусе WBBGA175

Рисунок 3.2-2: расположение выводов SF32LB56xV в корпусе WBBGA175

3.3. Основные аппаратные возможности

  • Распределение питания с PMIC на примере SF30147C.
  • Требования к кварцевым резонаторам 48 MHz и 32,768 kHz, а также рекомендуемые модели.
  • Проектирование Bluetooth RF-тракта и требования к согласованию антенны.
  • Дисплей SPI/QSPI и JDI для варианта U; SPI/QSPI, MCU8080, DPI и JDI для варианта V.
  • Варианты внешней памяти и загрузочного хранилища, включая интерфейсы SDIO/eMMC/SD NAND.
  • Кнопки, вибромотор, аудиоинтерфейс, выводы PBR, датчики, UART/I2C, GPTIM, отладка/программирование и калибровка.

3.4. Типовые применения

Рисунок 3.4-1: структурная схема смарт-часов на базе SF32LB56xU

Рисунок 3.4-1: структурная схема смарт-часов на базе SF32LB56xU

Рисунок 3.4-2: структурная схема смарт-часов на базе SF32LB56xV

Рисунок 3.4-2: структурная схема смарт-часов на базе SF32LB56xV

SF32LB56x подходит для смарт-часов, подключённых HMI-панелей, медицинских устройств и устройств для мониторинга здоровья, промышленных портативных устройств, переносных измерительных приборов и изделий с развитыми дисплеями, которым нужны Bluetooth, аудио, датчики, внешняя память и расширенный пользовательский интерфейс.

4. Краткий обзор проекта

4.1. Краткая инженерная сводка

Таблица 4.1-1: краткая сводка по проектированию SF32LB56x
Параметр SF32LB56xU SF32LB56xV
Корпус QFN68L, 7 × 7 × 0,75 mm, шаг 0,35 mm WBBGA175, 6,5 × 6,1 × 0,94 mm, шаг 0,4 mm
Дисплей Основные документированные интерфейсы — SPI/QSPI и JDI Документированы SPI/QSPI, MCU8080, DPI и JDI
Технология изготовления PCB Компактная разводка и вывод дорожек для QFN Планирование BGA/HDI, проверка глухих и скрытых переходных отверстий, строгий контроль fanout
Питание Питание процессора и распределение от PMIC SF30147C Питание процессора и распределение от PMIC SF30147C с назначением нагрузок, специфичным для варианта V
Память Подключение внешней памяти к документированным выводам интерфейсов SF32LB56xU Подключение внешней памяти к документированным выводам интерфейсов SF32LB56xV

4.2. Процесс разработки аппаратуры

  1. Выберите вариант U или V, корпус, интерфейс дисплея, вариант памяти и целевой процесс изготовления PCB.
  2. Определите схему распределения питания от PMIC, питание процессора, сброс, зарядку и управление режимами низкого энергопотребления.
  3. Выберите кварцевые резонаторы, согласование RF-тракта, а также схемы дисплея, памяти, аудио, датчиков, кнопок, вибромотора и PBR.
  4. Зафиксируйте назначение выводов и проверьте конфликты между дисплеем, памятью, аудио, отладкой, пробуждением и производственными функциями.
  5. Проверьте fanout корпуса, структуру слоёв, импеданс, RF-тракт, тактовые сигналы, USB/SDIO, аудио, DC-DC-преобразователи и защиту от ESD.
  6. Проведите проверку по контрольному списку до фиксации схемы, выпуска разводки, этапа EVT и передачи оснастки в производство.

4.3. Комплект материалов для проверки

До этапа EVT сохраните версии исходных документов для вариантов U/V, версии даташита и руководства пользователя, PDF схемы, структуру слоев PCB, данные о возможностях процесса производства, отчеты DRC/ERC, конфигурацию PMIC, схему питания, конфигурацию загрузки и памяти, снимки разводки дисплея и размещения RF-тракта/кварцевых резонаторов, снимки аудио- и аналоговых участков, а также план программирования и калибровки на производстве.

4.4. Работа с контрольными списками

В руководстве предусмотрены два уровня проверки. Краткий список в разделе 7 содержит наиболее критичные пункты для быстрой самостоятельной проверки. Контрольный список для схемы (раздел 5.8) и раздел 6.3 рекомендаций по разводке PCB полностью, пункт за пунктом, воспроизводят документ SiFli SF32LB56x Schematic & PCB Checklist (V1.0, 2026-01-21), опубликованный вместе с материалами по проектированию аппаратуры в разделе wiki SiFli с руководствами по проектированию микросхем. Контрольный список охватывает семейства SF32LB56xU и SF32LB56xV, а также вариант SS6700A.

Для каждого пункта указаны применимые варианты и категория: «Обязательно» означает, что пункт необходимо выполнить до выпуска; «Необязательно» — рекомендацию на случай использования соответствующей функции. Цветной текст и жёлтая заливка сохраняют выделения исходной рабочей книги. Поскольку причины отдельных выделений не указаны, считайте их дополнительными сигналами для проверки, а не заменой остальных пунктов таблицы.

Используйте контрольный список для схемы до начала разводки PCB, а контрольный список по разводке (раздел 6.3) — до выпуска файлов Gerber. Обычно каждую проверку проводят дважды: сначала инженер-разработчик, затем независимый проверяющий до фиксации проекта или передачи в производство.

Чтобы получить максимальную пользу, используйте список как форму регистрации результатов проверки, а не как перечень для чтения:

  1. Сначала подтвердите точный артикул компонента и корпус.
  2. Во время проверки отмечайте каждый пункт как выполненный, невыполненный или неприменимый, а не просто читайте таблицу.
  3. Сверяйте пункты о дисплее, памяти, пробуждении и низком энергопотреблении с соответствующими разделами руководства по проектированию аппаратуры.
  4. Запишите в примечаниях допущения, связанные с корпусом и вариантом: SF32LB56xU или SF32LB56xV, QFN или WBBGA, дисплей DSI или SPI, использование SD2/MPI3 для памяти.
Таблица 4.4-1: шаблон записи о проверке
Поле Значение
Название заказчика
Название проекта заказчика
Дата передачи на проверку
Первичный проверяющий
Дата первичной проверки
Проверяющий при последующем контроле
Дата последующего контроля
Таблица 4.4-2: история версий документа с контрольным списком
№ Версия Дата Примечания к выпуску
1 V1.0 2026-01-21 Первый выпуск документа Schematic & PCB Checklist

Продолжение руководства по проектированию

Полное руководство продолжается на страницах ниже. Каждая из них посвящена отдельному этапу проектирования, и на них можно перейти отсюда.

Последнее обновление: