Руководство по аппаратной разработке SF32LB58x — проверка схемы¶
Раздел руководства по аппаратной разработке SF32LB58x
На этой странице приведён полный контрольный список проверки схемы из раздела 5.8. Вернитесь к рекомендациям по проектированию схемы.
5.8. Контрольный список схемы¶
Каждая таблица ниже относится к одному функциональному блоку схемы. Применимость определяется условиями, указанными в самом пункте: обязательные пункты нужно проверять при выполнении этих условий, а необязательные пункты — если используется соответствующая функция или вариант реализации.
5.8.1. Корпус¶
Таблица 5.8.1-1. Проверка корпуса
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Для выбранного номера изделия указан правильный корпус, включая названия и номера выводов | Обязательно |
5.8.2. Питание¶
Таблица 5.8.2-1. Проверка питания
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Напряжение питания PVDD1 составляет 1,8–3,3 V | Обязательно |
| 2 | Напряжение питания PVDD2 составляет 1,8–3,3 V | Обязательно |
| 3 | Подключение BUCK1_LX и BUCK1_FB выполнено правильно | Обязательно |
| 4 | Подключение BUCK2_LX и BUCK2_FB выполнено правильно | Обязательно |
| 5 | Для измерения напряжения на выходе LDO_VOUT1 предусмотрена контрольная точка или фильтрующий конденсатор, с которого удобно измерять напряжение | Обязательно |
| 6 | Для измерения напряжения на выходе VDD_RET предусмотрена контрольная точка или фильтрующий конденсатор, с которого удобно измерять напряжение | Обязательно |
| 7 | Для измерения напряжения на выходе VDD_RTC предусмотрена контрольная точка или фильтрующий конденсатор, с которого удобно измерять напряжение | Обязательно |
| 8 | Напряжение питания VDDIOA составляет 1,8–3,3 V; для первой ревизии платы предусмотрен последовательный резистор 0 Ω | Обязательно |
| 9 | Напряжение питания VDDIOA2 составляет 1,8–3,3 V; для первой ревизии платы предусмотрен последовательный резистор 0 Ω | Обязательно |
| 10 | Напряжение питания VDDIOB составляет 1,8–3,3 V; для первой ревизии платы предусмотрен последовательный резистор 0 Ω | Обязательно |
| 11 | Напряжение питания VDDIOSA составляет 1,8 V; предусмотрен ключ нагрузки, позволяющий отключать это питание | Обязательно |
| 12 | Напряжение питания VDDIOSB составляет 1,8 V; предусмотрен ключ нагрузки, позволяющий отключать это питание | Обязательно |
| 13 | Напряжение питания VDDIOSC составляет 1,8 V; это питание должно быть постоянно включено | Обязательно |
| 14 | Напряжение питания AVDD33_USB составляет 3,3 V | Обязательно |
| 15 | Напряжение питания AVDD33_ANA составляет 3,3 V | Обязательно |
| 16 | Напряжение питания AVDD_BRF составляет 1,8–3,3 V и должно совпадать с напряжением питания VDD1 | Обязательно |
| 17 | Напряжение питания AVDD33_AUD составляет 3,3 V | Обязательно |
| 18 | Напряжение питания AVDD18_DSI составляет 1,8 V | Обязательно |
| 19 | Если питание подаёт SF30147C, для интерфейса управления TWI необходимо использовать выводы PB микроконтроллера; эти выводы должны быть типа PD | Обязательно |
| 20 | В схеме зарядки предусмотрите переключение источника питания, чтобы при слишком низком напряжении аккумулятора система могла питаться от входа зарядного устройства 5 V | Обязательно |
| 21 | Если питание подаёт SF30147C, используйте выделенный в микросхеме интерфейс TWI | Обязательно |
| 22 | Если питание подаёт SF30147C, запитайте выводы EN управляемых линий от домена PVDD или AVDD; не подключайте EN к GPIO микроконтроллера. В качестве альтернативы подключите EN к земле, а выход соответствующей линии управляйте через регистры | Обязательно |
| 23 | Если питание подаёт SF30147C, BUCK и LDO1 можно управлять только соответствующими сигналами разрешения EN_BUCK и EN_LDO1; управление через внутренние регистры не предусмотрено | Обязательно |
| 24 | В SF32LB58x напряжения питания PVDD и VDDIOB должны совпадать. Если PVDD ниже VDDIOB, например VDDIOB = 3,3 V, а PVDD = 1,8 V, в режимах Standby и Hibernate утечка тока через VDDIOB составляет около 15 µA | Обязательно |
| 25 | В SF32LB58x вывод B4 — это VDD_EXT1, а B5 — VDD_EXT2; их можно оставить неподключёнными | Обязательно |
Интерфейс TWI: уточнение у SiFli
В пункте 19 раздела проверки питания рабочей книги указано, что для интерфейса управления TWI следует использовать выводы PB микроконтроллера; эти выводы также должны относиться к типу «PD». В пункте 21 отдельно требуется использовать выделенный в микросхеме интерфейс TWI. Рабочая книга не определяет «PD» и не объясняет, как связаны эти требования. В руководстве OpenSiFli по аппаратному применению сказано, что SF32LB58x эмулирует сигналы TWI с помощью двух GPIO для управления SF30147C. До утверждения схемы уточните у SiFli, какой интерфейс и какие выводы следует использовать.
5.8.3. Конденсаторы и дроссели цепей питания¶
Таблица 5.8.3-1. Проверка конденсаторов и дросселей цепей питания
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Ёмкость накопительного конденсатора PVDD1 составляет не менее 10 µF | Обязательно |
| 2 | Ёмкость конденсатора PVDD2 составляет не менее 10 µF | Обязательно |
| 3 | Ёмкость конденсатора BUCK1_FB = 4,7 µF | Обязательно |
| 4 | Ёмкость конденсатора BUCK2_FB = 4,7 µF | Обязательно |
| 5 | Ёмкость конденсатора LDO_VOUT1 = 4,7 µF | Обязательно |
| 6 | Ёмкость конденсатора VDD_RET = 0,47 µF | Обязательно |
| 7 | Ёмкость конденсатора VDD_RTC = 1 µF | Обязательно |
| 8 | Ёмкость конденсатора VDDIOA >= 1 µF | Обязательно |
| 9 | Ёмкость конденсатора VDDIOA2 >= 1 µF | Обязательно |
| 10 | Ёмкость конденсатора VDDIOB >= 1 µF | Обязательно |
| 11 | Ёмкость конденсатора VDDIOSA >= 1 µF | Обязательно |
| 12 | Ёмкость конденсатора VDDIOSB >= 1 µF | Обязательно |
| 13 | Ёмкость конденсатора VDDIOSC >= 1 µF | Обязательно |
| 14 | Ёмкость конденсатора AVDD33_USB >= 1 µF | Обязательно |
| 15 | Ёмкость конденсатора AVDD33_ANA >= 4,7 µF | Обязательно |
| 16 | Ёмкость конденсатора AVDD_BRF >= 4,7 µF | Обязательно |
| 17 | Ёмкость конденсатора AVDD33_AUD >= 4,7 µF | Обязательно |
| 18 | Ёмкость конденсатора AUD_VREF = 1 µF | Обязательно |
| 19 | Ёмкость конденсатора AVDD18_DSI >= 4,7 µF | Обязательно |
| 20 | Ёмкость конденсатора MIC_BIAS = 1 µF | Обязательно |
| 21 | Ёмкость конденсатора GPADC VREFP = 4,7 µF | Обязательно |
| 22 | Напряжения питания PVDD1, PVDD2, AVDD_BRF и подтяжки RSTN должны быть одинаковыми | Обязательно |
| 23 | Дроссели BUCK1 и BUCK2 имеют номера деталей, рекомендованные SiFli | Обязательно |
| 24 | Если дроссель BUCK не рекомендован SiFli, его параметры должны соответствовать условиям: L = 4,7 µH, DCR <= 0,4 Ω и Isat >= 450 mA | Обязательно |
| 25 | Если PVDD1 и PVDD2 получают 1,8 V от VBAT, для формирования 1,8 V используйте преобразователь DCDC, а не LDO | Обязательно |
| 26 | Ток покоя выбранного преобразователя DCDC записан и соответствует требованиям проекта | Обязательно |
| 27 | Ток покоя выбранного LDO записан и соответствует требованиям проекта | Обязательно |
Расхождение по току насыщения дросселя BUCK
В пункте 24 раздела проверки конденсаторов и дросселей рабочей книги для дросселя, отсутствующего в AVL, указано Isat ≥ 450 mA. В руководстве OpenSiFli по аппаратному применению для дросселя BUCK с L = 4,7 µH и DCR ≤ 0,4 Ω задано Isat ≥ 500 mA. В таблице сохранено значение 450 mA из рабочей книги; в рекомендациях по выбору дросселя BUCK в разделе схемотехники используется 500 mA. Пока SiFli не разъяснит расхождение, выбирайте дроссель с Isat не менее 500 mA.
5.8.4. Тактирование¶
Таблица 5.8.4-1. Проверка тактирования
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Основной кварцевый резонатор 48 MHz входит в список AVL | Обязательно |
| 2 | Если кварцевого резонатора 48 MHz нет в списке AVL, его параметры должны соответствовать условиям: 7 pF ≤ CL ≤ 12 pF (рекомендуется 8,8 pF), отклонение частоты не более ±10 ppm, ESR ≤ 30 Ω (рекомендуется 22 Ω) | Обязательно |
| 3 | Кварцевый резонатор RTC 32,768 kHz входит в список AVL | Обязательно |
| 4 | Если кварцевого резонатора 32,768 kHz нет в списке AVL, его параметры должны соответствовать условиям: CL ≤ 12,5 pF (рекомендуется 7 pF), отклонение частоты не более ±20 ppm, ESR ≤ 80 kΩ (рекомендуется 38 kΩ) | Обязательно |
5.8.5. Сброс¶
Таблица 5.8.5-1. Проверка сброса
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | RSTN подтянут к тому же источнику питания, что и PVDD1 | Обязательно |
| 2 | Между RSTN и землёй предусмотрен конденсатор 0,1 µF | Обязательно |
| 3 | Для RSTN предусмотрена защита от ESD | Обязательно |
5.8.6. Сигналы земли¶
Таблица 5.8.6-1. Проверка сигналов земли
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Все сигналы AVSS_*** подключены к GND | Обязательно |
| 2 | Все сигналы VSS подключены к GND | Обязательно |
5.8.7. Режим загрузки¶
Таблица 5.8.7-1. Проверка режима загрузки
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Для MODE предусмотрена внутренняя подтяжка вниз; установите подтягивающий резистор 10 kΩ к VDDIOA и подавайте высокий уровень на MODE во время загрузки прошивки | Обязательно |
| 2 | Для сигнала MODE предусмотрена контрольная точка, которую необходимо вывести на производственный программаторный стенд | Обязательно |
5.8.8. Радиочастотная часть (RF)¶
Таблица 5.8.8-1. Проверка радиочастотной части
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Для сигнала ANT указано требование к характеристическому импедансу 50 Ω для несимметричной линии | Обязательно |
| 2 | Для сигнала ANT предусмотрена П-образная цепь согласования: параллельный конденсатор NC (не устанавливается) и последовательный конденсатор 15 pF | Обязательно |
| 3 | Если требуется фильтрация паразитных излучений, предусмотрена П-образная цепь согласования с последовательным дросселем 2,7 nH и параллельным конденсатором 2 pF | Необязательно |
| 4 | Если внешнему RF-усилителю мощности требуется управление RXEN и TXEN со стороны MCU, используйте только PB39 для RXEN усилителя и PB40 для TXEN усилителя | Необязательно |
| 5 | Если микросхема Wi-Fi поддерживает арбитраж совместного использования антенны: (1) рекомендуется трёхпроводный режим: микросхема Wi-Fi управляет RF-переключателем антенны Bluetooth/Wi-Fi и выполняет арбитраж. По сигналам BT_ACTIVE и BT_PRIORITY от Bluetooth она решает, предоставить ли антенну Bluetooth; WLAN_ACTIVE может запрещать передачу и приём Bluetooth во время работы Wi-Fi. (2) BT_ACTIVE должен использовать PB08 или PB45, WLAN_ACTIVE — PB09 или PB41, а BT_PRIORITY может использовать любой GPIO PB. |
Необязательно |
| 6 | Если микросхема Wi-Fi не поддерживает арбитраж совместного использования антенны: (1) рекомендуется однопроводный режим: Bluetooth управляет RF-переключателем антенны Bluetooth/Wi-Fi, выполняет арбитраж по BT_ACTIVE и уведомляет микросхему Wi-Fi. (2) Если Wi-Fi может выдавать сигнал состояния работы, схему можно расширить до двухпроводного режима: подключите выход Wi-Fi к WLAN_ACTIVE, чтобы Bluetooth мог блокировать передачу и приём низкоприоритетного трафика во время работы Wi-Fi, не влияя на Bluetooth, когда Wi-Fi неактивен. (3) BT_ACTIVE должен использовать PB08 или PB45, WLAN_ACTIVE — PB09 или PB41 |
Необязательно |
5.8.9. Распределение ресурсов ввода-вывода¶
Таблица 5.8.9-1. Проверка распределения ресурсов ввода-вывода
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Подготовлена таблица распределения GPIO, соответствующая схеме | Обязательно |
| 2 | Распределение GPIO в таблице ресурсов соответствует схеме | Обязательно |
| 3 | Фактическое распределение GPIO соответствует рекомендациям SiFli; см. файл конфигурации I/O для EVB | Обязательно |
5.8.10. Аппаратное пробуждение¶
Таблица 5.8.10-1. Проверка аппаратного пробуждения
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Источники прерывания для пробуждения HCPU указаны верно: PA64, PA65, PA66, PA67, PA68 и PA69 — всего шесть выводов | Обязательно |
| 2 | Источники прерывания для пробуждения LCPU указаны верно: PB54, PB55, PB56, PB57, PB58, PB59, PBR0, PBR1, PBR2 и PBR3 — всего десять выводов. После пробуждения MCU на PBR0-PBR3 нельзя принимать сигналы прерывания | Обязательно |
| 3 | Сигналы прерывания и управления периферией со стороны LCPU, например датчиком ускорения и датчиком сердечного ритма, должны подключаться к GPIO PB | Обязательно |
5.8.11. Память¶
Таблица 5.8.11-1. Проверка памяти
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | MPI3 подключён к NOR Flash или SPI NAND Flash согласно проекту | Обязательно |
| 2 | Питание VDDIOSC остаётся постоянно включённым | Обязательно |
| 3 | Питание VDDIOSA и VDDIOSB включается сигналом PBR0 | Обязательно |
| 4 | Для подключения внешней NOR Flash или SPI NAND Flash можно использовать MPI3 или MPI4 | Обязательно |
| 5 | Вывод HOLD# микросхемы SPI NAND Flash подтянут к её источнику питания через резистор 10 kΩ | Обязательно |
| 6 | Если на производстве требуется программировать внешнюю флеш-память через MPI3 или MPI4, программатор подаёт высокий уровень на PA43, чтобы включить питание MPI3 | Обязательно |
| 7 | Если на производстве требуется программировать eMMC или SD NAND через SDIO1, программатор включает соответствующее питание | Обязательно |
| 8 | Ключи питания под управлением PBR0/PA43 включаются высоким уровнем и выключаются низким. В режиме Hibernate сигнал PBR0 управляет питанием VDDIOSA/VDDIOSB, VDDIOSC остаётся постоянно включённым, а PA43 управляет питанием внешней флеш-памяти | Обязательно |
| 9 | Если к интерфейсу SD1 подключена eMMC или SD NAND, соединения сигналов выполнены правильно | Обязательно |
| 10 | Уровень I/O интерфейса eMMC или SD NAND соответствует VDDIOA2 | Обязательно |
| 11 | Соединения сигналов MPI3 или MPI4 выполнены правильно | Обязательно |
| 12 | Уровень логических сигналов I/O периферийного устройства соответствует уровню основной микросхемы | Обязательно |
| 13 | NOR Flash прошла квалификацию согласно руководству по выбору ключевых компонентов | Обязательно |
| 14 | SPI/SD NAND Flash прошла квалификацию согласно руководству по выбору ключевых компонентов | Обязательно |
| 15 | eMMC прошла квалификацию согласно руководству по выбору ключевых компонентов | Обязательно |
Таблица 5.8.11-2. Справочные подключения SPI NAND к MPI4 на EVB SiFli
| Сигнал SPI NAND | Вывод SF32LB58x | Примечание |
|---|---|---|
| CS# | PA10 (SD1_CMD) | Выбор микросхемы, активный низкий уровень |
| SO | PA04 (SD1_D1) | Данные на вход микросхемы (IO1) |
| WP# | PA01 (SD1_D2) | Сигнал защиты от записи (IO2) |
| SI | PA05 (SD1_D0) | Данные с выхода микросхемы (IO0) |
| SCLK | PA09 (SD1_CLK) | Последовательный тактовый сигнал |
| HOLD# | PA06 (SD1_D3) | Линия IO3; подтяжка к VDD18_MPI4 через резистор 10 kΩ |
На принципиальной схеме EVB VCC микросхемы SPI NAND подключён к VDD18_MPI4; для этой шины также показаны конденсаторы 0,1 µF и 1 µF (6,3 V). Эти назначения выводов и номиналы относятся только к справочной схеме EVB. Перед применением сверьте их с корпусом выбранной микросхемы, документацией на Flash и конфигурацией мультиплексирования выводов целевой платы.
Питание I/O интерфейса SD1, VDDIOA2, поддерживает 1,8 V или 3,3 V и должно соответствовать уровню I/O периферийного устройства. SiFli рекомендует интерфейс 1,8 V для SPI NAND Flash и eMMC. Устройства SD NAND поддерживают только 3,3 V, поэтому при использовании SD NAND для VDDIOA2 необходимо установить 3,3 V.
5.8.12. Дисплей¶
Таблица 5.8.12-1. Проверка дисплея
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Дисплей SF32LB58x подключён через DSI + LCDC2 согласно проекту | Обязательно |
| 2 | Соединения сигналов DSI выполнены правильно | Обязательно |
| 3 | Если используется только QSPI-дисплей, рекомендуется подключить его к интерфейсу QSPI LCDC1 со стороны HCPU, чтобы избежать проблем с частотой кадров и RAM | Обязательно |
| 4 | DSI_REXT подключён к GND через резистор 10 kΩ | Обязательно |
| 5 | Сигнал RSTB LCDC подключён правильно | Обязательно |
| 6 | Сигнал TE LCDC подключён правильно — к сигналу TE или Fmark панели | Обязательно |
| 7 | Сигналы TP соответствуют рекомендуемому назначению выводов; см. файл конфигурации I/O для EVB | Обязательно |
| 8 | Интерфейс LCD поддерживает MIPI-DSI, SPI с 3/4 проводами, SPI с 2/4 линиями данных, DBI 8080, DPI, а также параллельные и последовательные интерфейсы JDI | Обязательно |
| 9 | Для SPI-дисплея в 3-проводном режиме: CS подключён к PA44 или PB08, CLK — к PA46 или PB10, DATA — к PA50 или PB09; в 4-проводном режиме: CS подключён к PA44 или PB08, CLK — к PA46 или PB10, DATA — к PA50 или PB09, DC — к PA48 или PB03 |
Обязательно |
| 10 | Уточните, должен ли дисплей поддерживать AOD. Если да, панель QSPI должна быть подключена к HCPU, а панель JDI может быть подключена к LCPU | Обязательно |
| 11 | Уровень логических сигналов I/O периферийного устройства соответствует уровню основной микросхемы | Обязательно |
| 12 | Для дисплея с DSI подключите линии данных и тактовый сигнал DSI. Панели DSI в видеорежиме работают подобно RGB-панелям и не имеют сигнала TE; у панелей DSI в командном режиме сигнал TE есть, а для DSI17801 он обязателен. Рекомендуется подключить сигналы TE и RST; окончательное решение зависит от выбранного дисплея | Обязательно |
5.8.13. GPADC¶
Таблица 5.8.13-1. Проверка GPADC
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Вход GPADC подключён к соответствующему выводу | Необязательно |
| 2 | Диапазон входного сигнала GPADC выбран правильно; максимальное входное напряжение не должно превышать AVDD33_ANA | Необязательно |
| 3 | Рекомендуемый делитель напряжения аккумулятора: резистор 470 kΩ с допуском 1% со стороны питания, резистор 1 MΩ с допуском 1% на землю и фильтрующий конденсатор 100 nF | Обязательно |
| 4 | Для каждого сигнала, измеряемого GPADC через резистивный делитель, используйте резисторы с допуском 1%; возле вывода микросхемы для каждого канала GPADC должен быть установлен фильтрующий конденсатор 100 nF | Обязательно |
| 5 | ADC позволяет распознавать несколько кнопок и экономить выводы; например, если PB32 используется для подключения кнопок через ADC, не используйте аккумулятор как источник напряжения подтяжки | Обязательно |
5.8.14. SDMADC¶
Таблица 5.8.14-1. Проверка SDMADC
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Вход SDMADC подключён к соответствующему выводу | Необязательно |
| 2 | Диапазон входного сигнала SDMADC выбран правильно; максимальное входное напряжение не следует делать выше AVDD33_ANA | Необязательно |
| 3 | Соединения SDMADC_VREF и SDMADC_VSS_VREF выполнены правильно | Обязательно |
5.8.15. Кнопки¶
Таблица 5.8.15-1. Проверка кнопок
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Уточните у заказчика, должна ли кнопка обеспечивать пробуждение системы | Обязательно |
| 2 | Обычная кнопка подключена правильно: предусмотрена подтяжка вверх с подходящими сопротивлением и доменом напряжения | Обязательно |
| 3 | Для кнопки питания необходимо использовать PB54; активный уровень — высокий, сброс выполняется удержанием в течение 10 секунд, резистор подтяжки вниз 10 kΩ должен находиться на основной плате | Обязательно |
| 4 | Все сигналы кнопок защищены от ESD | Обязательно |
5.8.16. Защита от электрической перегрузки (EOS) и электростатического разряда (ESD)¶
Таблица 5.8.16-1. Проверка защиты от EOS и ESD
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Интерфейс зарядки защищён от электрической перегрузки (EOS), электростатического разряда (ESD) и перенапряжения (OVP) | Обязательно |
| 2 | На сигнале обнаружения подключения зарядного устройства предусмотрен элемент защиты от ESD | Обязательно |
| 3 | Интерфейс аккумулятора защищён от ESD | Обязательно |
| 4 | Интерфейс антенны защищён от ESD | Обязательно |
| 5 | Интерфейсы питания LCD и TP защищены от ESD | Обязательно |
| 6 | Линии I2C, RST и INT сенсорной панели (TP) защищены от ESD | Обязательно |
| 7 | Интерфейс питания и сигнальные линии датчика сердечного ритма защищены от ESD | Обязательно |
5.8.17. I2C¶
Таблица 5.8.17-1. Проверка I2C
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | При распределении интерфейсов I2C учитываются разделение функций между HCPU и LCPU и необходимость работы устройства в режиме низкого энергопотребления | Обязательно |
| 2 | Для I2C выбраны подтягивающие резисторы подходящего номинала; для частоты 400 kHz рекомендуется 2,2 kΩ. Используйте домен напряжения периферийного устройства и отключайте питание подтяжек вместе с периферией | Обязательно |
| 3 | При необходимости сигнал прерывания I2C обеспечивает аппаратное пробуждение | Обязательно |
| 4 | Если несколько устройств используют общую шину I2C, их адреса не конфликтуют | Обязательно |
5.8.18. I2S¶
Таблица 5.8.18-1. Проверка I2S
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | I2S1 поддерживает только вход и работает только в режиме ведущего; микрофон подключён к I2S1 согласно проекту | Необязательно |
| 2 | I2S2 поддерживает вход и выход только в режиме ведущего и может подключаться к внешним устройствам, например аудиокодекам, DAC и ADC | Необязательно |
| 3 | I2S3 поддерживает вход и выход только в режиме ведущего; интерфейс подходит для сценариев низкого энергопотребления, когда HCPU спит, а LCPU принимает и обрабатывает аудио через I2S3 | Необязательно |
| 4 | Соединения сигналов I2S выполнены правильно | Необязательно |
| 5 | Цифровой микрофон правильно подключён к интерфейсу I2S1 | Необязательно |
| 6 | Уровень логических сигналов I/O периферийного устройства соответствует уровню основной микросхемы | Необязательно |
5.8.19. PDM и аналоговое аудио¶
Таблица 5.8.19-1. Проверка PDM и аналогового аудио
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Два PDM-микрофона подключены правильно | Необязательно |
| 2 | PDM-микрофон питается от цифрового источника | Необязательно |
| 3 | Уровень логических сигналов I/O периферийного устройства соответствует уровню основной микросхемы | Необязательно |
| 4 | Два аналоговых микрофона подключены правильно | Необязательно |
| 5 | Аналоговый микрофон питается от выхода MIC_BIAS | Необязательно |
| 6 | На каждом из двух входов аудио ADC установлен разделительный конденсатор ёмкостью не менее 2,2 µF | Необязательно |
| 7 | В цепях выходов DAC P и N установлен последовательный резистор 1 kΩ, а между ними — конденсатор 1,5 nF | Необязательно |
| 8 | Рекомендуемый аудиоусилитель — AW8155; при его использовании настройте программное обеспечение на режим 4 / Class AB | Необязательно |
| 9 | При подаче выхода аудиоусилителя PA обратно на ADC MCU добавьте делитель и RC-фильтр либо дополнительную цифровую фильтрацию. Напряжение после делителя должно оставаться в допустимом диапазоне входа ADC, а частоту среза RC-фильтра рекомендуется выбрать равной 20 kHz | Необязательно |
| 10 | Если встроенный в микросхему аналоговый тракт аудио ADC не используется, рекомендуется подключить ADC1P/ADC1N и ADC2P/ADC2N к земле через отдельные последовательные резисторы 0 Ω | Необязательно |
5.8.20. SPI¶
Таблица 5.8.20-1. Проверка SPI
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Соединения SPI выполнены правильно; линии SDO и SDI перекрещены между MCU и периферийным устройством | Необязательно |
| 2 | Требования периферийного устройства к временным параметрам SPI проверены и соблюдаются | Необязательно |
| 3 | Уровень логических сигналов I/O периферийного устройства соответствует уровню основной микросхемы | Необязательно |
5.8.21. USART¶
Таблица 5.8.21-1. Проверка USART
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | USART4 используется как интерфейс загрузки прошивки и вывода журналов | Обязательно |
| 2 | Для USART4 предусмотрены контрольные точки; для TXD и RXD рекомендуется установить последовательные резисторы 100 Ω | Обязательно |
| 3 | Для USART1 предусмотрена контрольная точка | Обязательно |
| 4 | Устройства, которым необходимо работать на HCPU, подключены к USART2 или USART3 | Необязательно |
| 5 | Устройства, которым необходимо работать на LCPU, подключены к USART5 или USART6 | Необязательно |
| 6 | При подключении периферийного устройства линии RXD и TXD перекрещены правильно | Обязательно |
| 7 | Уровень логических сигналов I/O периферийного устройства соответствует уровню основной микросхемы | Обязательно |
| 8 | Неиспользуемые контрольные точки USART зарезервированы для резервного использования | Необязательно |
| 9 | Периферийные устройства с UART рекомендуется подключать к интерфейсу HCPU, чтобы программное обеспечение HCPU не использовало интерфейс UART со стороны LCPU | Обязательно |
5.8.22. PWM¶
Таблица 5.8.22-1. Проверка PWM
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Вывод PWM для подсветки распределен правильно; используйте GPTIMx, отличный от GPTIMx для управления мотором, предпочтительно на интерфейсе PB, чтобы снижение частоты HCPU не влияло на подсветку | Обязательно |
| 2 | Вывод PWM для мотора распределен правильно; используйте GPTIMx, отличный от GPTIMx подсветки, предпочтительно на интерфейсе PB, чтобы снижение частоты HCPU не влияло на вибрацию | Обязательно |
| 3 | Для управления мотором по PWM выберите GPIO, отключённый по умолчанию, чтобы при программировании прошивки не возникало нежелательного поведения, если используется SMT-мотор | Обязательно |
| 4 | Для сигналов, которым требуется выход PWM, используйте интерфейс PB; также проверьте отсутствие сбоев при холодном запуске | Обязательно |
5.8.23. Отладка¶
Таблица 5.8.23-1. Проверка отладки
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Соединения сигналов SWD выполнены правильно | Обязательно |
| 2 | В разъёме J-Link или на контрольных точках правильно предусмотрен опорный вывод питания I/O | Обязательно |
| 3 | Во время загрузки прошивки должны быть включены линии питания PVDD, VDDIO, VDDSC и аналогичные; питание AVDD18_DSI (питание CAU2) также должно быть включено | Обязательно |
5.8.24. USB¶
Таблица 5.8.24-1. Проверка USB
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Интерфейс USB подключён правильно | Необязательно |
| 2 | Интерфейс USB защищён от ESD | Необязательно |
| 3 | В обычном режиме, когда MCU не находится в режиме сна, компьютер или устройство может обнаруживать подключение и отключение, пока USB остаётся включённым; если MCU переходит в режим сна, но должен обнаруживать подключение и отключение, добавьте резистивный делитель на VBUS. На выходе делителя должен формироваться высокий уровень, соответствующий напряжению I/O; подключите его к выводу пробуждения MCU. Рекомендуется использовать тот же вывод пробуждения, что и для обнаружения подключения зарядного устройства |
Необязательно |
5.8.25. PBR¶
Таблица 5.8.25-1. Проверка PBR
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | При включении питания уровень PBR0 меняется с 0 на 1; его можно использовать для управления некоторыми внешними ключами нагрузки. По умолчанию на PBR1-PBR5 установлен низкий уровень | Обязательно |
| 2 | PBR0-PBR5 можно использовать как выходы в режимах Standby и Hibernate | Необязательно |
| 3 | На PBR0-PBR5 можно выводить сигналы LPTIM | Необязательно |
| 4 | Для SF32LB567 рекомендуется LPTIM3: сигналы LPTIM3_OUT и LPTIM3_OUT_BAR выводятся на выводы PBR с частотой 21–25 kHz, разными коэффициентами заполнения и противоположной полярностью | Необязательно |
| 5 | Сигналы с частотой 21–25 kHz, разными коэффициентами заполнения и противоположной полярностью также можно выводить с помощью ATIM HCPU. Выберите подходящие сигналы ATIMx_CHx и ATIMx_CHxN вместе с Pin_Config и учитывайте влияние снижения частоты HCPU | Необязательно |
| 6 | На PBR0-PBR5 можно выводить тактовый сигнал 32 kHz | Необязательно |
| 7 | PBR0-PBR3 можно настроить как входы пробуждения, однако после пробуждения MCU выводы PBR0-PBRx не принимают сигналы прерывания и могут только определять уровни 0/1; используйте эту возможность с осторожностью | Необязательно |
Область источников и техническая проверка
В пункте 4 раздела PBR исходной рабочей книги с контрольными списками указан SF32LB567. Однако в книге не подтверждается, что пункты 4 и 5 раздела PBR относятся к рекомендациям для SF32LB58x. Перед их применением уточните это у SiFli.
В пункте 6 раздела «Память» рабочей книги указано, что при программировании на производстве на PA43 следует подать высокий уровень, чтобы включить «питание MPI3». В официальном руководстве SiFli по аппаратному применению SF32LB58x, напротив, PA43 описан как сигнал управления питанием внешней флеш-памяти; для подачи питания на Flash его следует установить в высокий уровень. В строке контрольного списка сохранена формулировка рабочей книги. До утверждения производственного процесса программирования уточните у SiFli, какая именно линия питания и какие интерфейсы управляются сигналом PA43.
5.8.26. Энергопотребление¶
Таблица 5.8.26-1. Проверка энергопотребления
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Для всех выводов разрешения MOSFET, LDO и DCDC, используемых для переключения питания и активных высоким уровнем, предусмотрен резистор 1 MΩ на землю | Обязательно |
| 2 | Зафиксировано требуемое значение базового тока потребления в режиме Hibernate | Обязательно |
| 3 | Зафиксирована сумма базовых токов потребления выбранных периферийных устройств в режиме Hibernate; она соответствует требованиям проекта | Обязательно |
| 4 | Зафиксировано требуемое значение базового тока потребления в режиме Standby | Обязательно |
| 5 | Зафиксирована сумма базовых токов потребления выбранных периферийных устройств в режиме Standby; она соответствует требованиям проекта | Обязательно |
5.8.27. Загрузка прошивки и калибровка кварцевого резонатора¶
Таблица 5.8.27-1. Проверка загрузки прошивки и калибровки кварцевого резонатора
| № | Проверяемый пункт | Категория |
|---|---|---|
| 1 | Для загрузки по SWD предусмотрите контрольные точки VBAT, GND, SWDIO, SDCLK, MODE, RSTN, VDDIOA и VDDIOB | Обязательно |
| 2 | Если для программирования прошивки требуется автономная плата загрузки, предусмотрите контрольные точки VBAT, GND, UART4_TXD, UART4_RXD, MODE, RSTN и VDDIOA | Необязательно |
| 3 | Если требуется калибровка кварцевого резонатора, предусмотрите соответствующую контрольную точку; рекомендуется PB45 | Необязательно |
Последнее обновление: