Руководство по проектированию аппаратуры SF32LB56-MOD¶

1. Введение¶

SF32LB56-MOD — семейство универсальных энергоэффективных Bluetooth-модулей MCU компании SiFli на базе серии SF32LB56xV.

Руководство основано на технической спецификации DS5602-SF32LB56-MOD V0.3. В нём собраны сведения, необходимые для разработки схемы, трассировки PCB, проверки аппаратуры и подготовки к производству: варианты памяти, интерфейс из 89 выводов, три линии питания, интерфейсы дисплея, аудио и накопителей, размещение антенны, требования к обращению с модулем и контрольный список схемы.

2. Обзор устройства¶

2.1 Архитектура¶

SF32LB56-MOD построен на двухъядерной платформе MCU серии SF32LB56xV. HCPU отвечает за прикладные и графические задачи, а LCPU выполняет постоянно активные задачи с низким энергопотреблением. HCPU — ядро Arm Cortex-M33 STAR-MC1 с частотой до 240 MHz; LCPU — ядро того же типа с частотой до 96 MHz. Оба поддерживают FPU и MPU.

Модуль поддерживает беспроводную связь Bluetooth 5.3 и предоставляет ускорение графики, ввод и вывод аудио, интерфейсы внешней памяти, USB 2.0 FS, SD/SDIO/eMMC, I2S, UART, I2C, SPI, PWM, GPADC, а также средства отладки и загрузки.

2.2 Варианты¶

2.3 Основные аппаратные возможности¶

2.4 Типовые применения¶

Типовые применения включают продвинутые смарт-часы и браслеты, носимое медицинское и фитнес-оборудование, панели управления электровелосипедами, автомобильные ключи, носимые пульты дистанционного управления для автомобилей, умную бытовую технику и замки, графические HMI, промышленные концентраторы датчиков, терминалы мониторинга, энергоэффективные концентраторы датчиков и устройства Bluetooth Mesh.

3. Краткий обзор проекта¶

3.1 Краткая инженерная сводка¶

3.2 Рекомендуемые внешние компоненты¶

3.3 Структура питания¶

Шина VDD_3V3 питает PVDD MCU, AVDD33_ANA, AVDD33_AUD, AVDD_BRF, VDDIOA2 и встроенную флеш-память модуля. SiFli рекомендует использовать для неё LDO. VDD_1V8 питает память, размещённую вместе с MCU в корпусе, а VDDIO — порты I/O VDDIOA/VDDIOB микроконтроллера.

3.4 Структурная схема системы¶

Функциональная схема модуля показывает MCU SF32LB56xV, ресурсы памяти, тракт RF, варианты антенны, входы питания и группы внешних интерфейсов.

4. Процесс разработки аппаратуры¶

4.1 Последовательность проектирования¶

1. Выберите вариант памяти с учётом размера прошивки, графических данных, потребности во внешнем накопителе и целевой стоимости.
2. До фиксации механической конструкции выберите вариант с антенной на PCB или внешней антенной.
3. Определите схему шин питания VDD_3V3, VDD_1V8 и VDDIO и подтвердите их одновременное включение.
4. Назначьте выводы дисплея, накопителей, USB, аудио, датчиков, сигналов пробуждения, отладки и производственного тестирования.
5. Устраните конфликты общих ресурсов, прежде всего SDIO с MPI3 и использование PA06–PA11 встроенной флеш-памяти.
6. Добавьте развязывающие конденсаторы, защиту ESD, подтяжку PWRKEY вниз, последовательные резисторы для LCD и отладочного UART.
7. Разместите модуль, соблюдая требуемую зону запрета размещения и зазор вокруг антенны.
8. Перед выпуском проверьте схему и PCB по контрольному списку раздела 7.

4.2 Последовательность проверок¶

Проводите проверки по этапам: схема, мультиплексирование выводов, включение питания, RF и антенна, разводка, запуск первого образца, валидация RF, оценка воздействия окружающей среды и надёжности, затем производственное тестирование.

4.3 Этапы проекта¶

5. Проектирование схемы¶

5.1 Система питания¶

5.1.1 Питание¶

Питание VDD_3V3, VDD_1V8 и VDDIO должно включаться одновременно. Установите конденсатор 4,7 µF рядом с каждым выводом питания модуля. Хотя VDDIO может работать в диапазоне от 1,7 V до 3,6 V, в даташите отдельно указано, что уровни PA00–PA11 фиксированы на 3,3 V и не зависят от VDDIO.

5.1.2 Режимы работы¶

BOOT_MODE задаёт режим запуска: высокий уровень включает режим загрузки, низкий — пользовательский режим. Обеспечьте определённый уровень сигнала BOOT_MODE во время сброса и программирования при производстве. PB32/PWRKEY поддерживает сброс долгим (10 s) удержанием высокого уровня; требуется подтягивающий резистор 10 kΩ к земле.

5.2 Тактирование и RF¶

5.2.1 Тактирование¶

В модуле используется кварцевый генератор 48 MHz; также поддерживаются малопотребляющие RC-генераторы 1 MHz/48 MHz, сверхмалопотребляющий RC-генератор 10 kHz и дополнительный кварцевый генератор 32,768 kHz. Выполняйте разводку и заземление цепей тактирования в соответствии с опорной схемой модуля; избегайте ультразвуковых процессов, способных механически повредить внутренний кварцевый резонатор.

5.2.2 RF¶

Модуль поддерживает встроенную печатную антенну или внешнюю антенну через совместимый с IPEX разъём. Проверяйте дальность связи и характеристики RF в готовом корпусе, а не только на открытом стенде.

5.3 Пользовательские интерфейсы¶

5.3.1 Дисплей¶

Контроллер LCD поддерживает последовательный режим DBI SPI, Dual-SPI, Quad-SPI, параллельный режим 8080, DPI/RGB и JDI. На рисунке с рекомендуемым назначением выводов из даташита группы LCD_DPI_24, LCD_DPI_8, LCD_QSPI, LCD_8080, E-Paper и группы в стиле Raspberry Pi сопоставлены с выводами модуля.

Установите последовательные резисторы 33–100 Ω в линиях сигналов LCD RGB. Делайте трассы сигналов RGB, интерфейса SPI дисплея и сенсорной панели короткими и согласованными; предусмотрите защиту от ESD для открытых интерфейсов сенсорной панели и разъёмов.

5.3.2 Аудио¶

На модуле доступны аналоговые аудиовыходы DAC, MIC_BIAS, MIC_ADC_IN, I2S и выводы с поддержкой PDM. Аудио-DAC — 24-разрядный выходной тракт с частотой дискретизации от 8 kHz до 48 kHz, отношением сигнал/шум и динамическим диапазоном 109 dB. Аудио-ADC — 24-разрядный входной тракт Sigma-Delta с частотой дискретизации от 8 kHz до 48 kHz, отношением сигнал/шум и динамическим диапазоном 99 dB.

Прокладывайте аналоговые аудиосигналы вдали от шумных узлов переключения, тактовых линий LCD и фидера антенны. Фильтры MIC_BIAS и MIC_ADC_IN размещайте рядом с подключённой схемой микрофона.

5.3.3 Кнопки¶

PB32 — вход PWRKEY, поддерживает сброс долгим (10 s) удержанием высокого уровня. Установите требуемый подтягивающий резистор 10 kΩ к земле и исключите плавающий уровень в цепи кнопки при транспортировке, глубоком сне и последовательности включения питания.

5.3.4 Двигатели и нагрузки PWM¶

Выводы, помеченные GPTIM на рисунке рекомендуемого назначения выводов в даташите, поддерживают выход PWM. Используйте внешние драйверы для двигателей, подсветки, зуммеров и других нагрузок; не подключайте индуктивные нагрузки или нагрузки с большим током непосредственно к GPIO модуля.

5.4 Память и интерфейсы связи¶

5.4.1 Память¶

В зависимости от SKU семейство модулей оснащается основной флеш-памятью, памятью OPI-PSRAM 4+8 MB и резервной флеш-памятью QSPI-NOR объёмом 1 MB. К MPI3 можно подключить внешнюю SPI NOR или SPI NAND, однако PA06–PA11 по умолчанию подключены к внутренней флеш-памяти модуля и недоступны для внешнего использования. SDIO и MPI3 используют общие ресурсы ввода-вывода и не могут работать одновременно.

5.4.2 Датчики¶

GPADC поддерживает 12-разрядное преобразование, частоту дискретизации до 4 MS/s, диапазон однополярного входа 0–3,3 V, дифференциальный диапазон от -2,1 V до +2,1 V, программный и аппаратный запуск, а также DMA. Выводы GPADC_CHx подходят для аналогового входа; делайте аналоговые трассы короткими, применяйте фильтрацию и удаляйте их от помех переключения LCD и RF.

5.4.3 UART/I2C¶

UART поддерживает полнодуплексный режим со скоростью до 6 Mbps. I2C поддерживает режимы Standard 100 kbps, Fast 400 kbps, Fast-mode Plus 1 Mbps и High-speed 3,4 Mbps. Многие GPIO мультиплексируются как PAxx_I2C_UART или PBxx_I2C_UART; до фиксации схемы проверьте окончательное назначение функций выводов.

UART4_TXD на выводе 6 и UART4_RXD на выводе 7 образуют последовательный порт консоли по умолчанию и подходят для загрузки и отладки программы. PA16 и PA17 можно мультиплексировать как DBG_UART; при использовании для загрузки или отладки программы требуются последовательные резисторы 100 Ω.

5.4.4 USB, SPI, SDIO и I2S¶

USB2.0 FS поддерживает режимы Host/Device и имеет встроенный PHY. SPI поддерживает форматы SSP/SPI и Microwire; частота SPI в HPSYS достигает 48 MHz, а в LPSYS — 24 MHz. SDMMC1 поддерживает SD 3.0, SDIO 3.0 и eMMC 4.5.1 в режимах SDR и DDR; SDMMC2 поддерживает функции SD/SDIO/eMMC в режимах SDR на частоте до 48 MHz. I2S поддерживает режимы master/slave, full duplex, форматы left/right/standard и разрядность PCM до 24 бит.

5.5 Производство¶

5.5.1 Отладка¶

SWDIO на выводе 79 и SWCLK на выводе 80 — сигналы SWD для отладки и загрузки. Обеспечьте доступ к SWD на ранних прототипах и производственных стендах. Также выведите интерфейс UART4 для загрузки и отладки по умолчанию, если для продукта не утверждён другой способ программирования.

5.5.2 Серийное производство¶

Предусмотрите на производстве доступ к питанию, земле, режиму загрузки, reset/PWRKEY, SWD, загрузке через UART и всем интерфейсам калибровки платы или тестирования RF. Итоговое тестовое ПО должно проверять запуск, Flash, дисплей, сенсорную панель, аудио, USB, датчики, связь RF, переходы сна/пробуждения и потребляемый ток.

6. Разводка PCB¶

6.1 Механические размеры и посадочное место¶

Размеры модуля — 18,0 × 32,9 × 3,1 mm. Используйте рекомендованное в даташите посадочное место (footprint) для PCB и согласуйте с производителем монтажа конфигурацию контактных площадок, расширение паяльной маски, апертуры трафарета, запретную зону и контур размещения компонента (courtyard).

6.2 Размещение антенны¶

Если в изделии используется встроенная печатная антенна, оставьте её область свободной от компонентов и металла. По возможности размещайте модуль так, чтобы область антенны выходила за край несущей платы, а точка питания находилась близко к краю платы.

Если антенну нельзя вывести за край платы, предусмотрите свободную зону не менее 15 mm. Не размещайте в ней медь, дорожки или компоненты; по возможности удалите материал несущей платы под печатной антенной.

6.3 Разъём внешней антенны¶

Для вариантов с внешней антенной в даташите указан разъём первого поколения, совместимый с серией Hirose U.FL, I-PEX MHF I и разъёмами Amphenol AMC.

6.4 Контрольный список разводки¶

7. Проверка аппаратной части¶

7.1 Электрические характеристики¶

VDD — это питание ввода-вывода. VOH и VOL измеряются при высокоомной нагрузке.

7.2 Энергопотребление¶

7.3 Контрольный список схемы¶

7.4 Хранение, обращение и монтаж¶

8. Связанные документы¶

9. Приложения¶

9.1. Приложение A. Справочник по назначению выводов¶

DS5602 V0.3 содержит полную таблицу назначений 89 выводов и вид сверху с расположением выводов. В таблице ниже выделены выводы и группы сигналов, наиболее важные для оценки рисков схемы, доступа к запуску/отладке и планирования общих ресурсов.

10. История редакций¶

10.1. История редакций руководства¶

10.2. История редакций исходной документации¶

Последнее обновление: 2026-10-19