Guide de conception matérielle SF32LB52-MOD-1¶

1. Aperçu¶

SF32LB52-MOD-1 est un module Bluetooth à microcontrôleur basse consommation certifié et polyvalent, construit autour de la puce SF32LB525UC6 de SiFli (Arm Cortex-M33 STAR-MC1 double cœur, jusqu'à 240 MHz). Il intègre un quartz de 48 MHz, un quartz optionnel de 32,768 kHz et, en option, une puce nue OPI-PSRAM de 64 Mb dans le même boîtier monté en surface, qui comporte 68 broches et mesure 27,9 × 18,0 × 3,1 mm.

Ce guide traite de l'intégration matérielle du module : définition des broches, interfaces périphériques, caractéristiques électriques, exigences d'alimentation, schémas de référence, liste de contrôle du schéma, dimensions mécaniques, empreinte PCB et précautions de manipulation. Il s'appuie sur la fiche technique SiFli DS5203-SF32LB52-MOD-1 V0.3.

Pour l'architecture sous-jacente de la puce (cœurs, graphiques, sous-système mémoire et périphériques plus en détail), voir SF32LB52x et le Guide de conception matérielle SF32LB52x.

2. Résumé rapide de la conception¶

2.1 Variante du module¶

2.2 Spécifications clés¶

3. Schéma fonctionnel¶

Le module intègre la puce SF32LB525UC6, un quartz de 48 MHz et un quartz optionnel de 32,768 kHz. Sur ce SKU, il intègre également une puce OPI-PSRAM de 64 Mb dans le boîtier, ainsi qu'un réseau d'adaptation RF et le point d'alimentation de l'antenne.

4. Définition des broches¶

4.1 Schéma de brochage¶

Le module expose 68 broches sur son pourtour. La broche 1 est marquée au coin proche de la zone d'antenne ; les broches sont numérotées dans le sens antihoraire autour du boîtier.

4.2 Tableau de définition des broches¶

Le module compte 68 broches au total, décrites dans le tableau ci-dessous.

Légende : P = alimentation ; I = entrée ; O = sortie ; T = configurable en haute impédance ; AO = sortie audio ; AI = entrée audio.

4.3 Description physique des broches¶

Le schéma de description physique des broches de la fiche technique indique les groupes fonctionnels sur le contour de la puce SF32LB525UC6 : SDIO, SPI, I2C, UART, GPTIM, interface LCD, GPADC, MPI, audio analogique, oscillateur externe 32K, réveil externe et SWD/UART de débogage. Utilisez ce schéma avec le tableau de définition des broches ci-dessus pour organiser les groupes de signaux sur la PCB hôte.

5. Périphériques¶

5.1 Interfaces de communication¶

Toute broche marquée PAxx_I2C_UART dans le tableau ci-dessus peut être configurée en I2C ou en UART. La fiche technique indique un maximum configurable de 4 interfaces I2C et 3 interfaces UART.

UART — Fonctionnement en duplex intégral, débit jusqu'à 6 Mbps, format de données configurable, contrôle de flux matériel (CTS/RTS) et émission/réception de plusieurs paquets par DMA. UART1–3 sont sur HPSYS ; UART4–6 sont sur LPSYS.

I2C — Fonctionne en modes maître et esclave, avec une FIFO de 8 octets et la prise en charge du DMA. Il prend en charge les modes standard (100 kbps), rapide (400 kbps), rapide-plus (1 Mbps) et haute vitesse (3,4 Mbps), l'adressage sur 7 ou 10 bits en mode maître, ainsi qu'un filtre numérique anti-glitch configurable. I2C1–4 sont sur HPSYS ; I2C5–7 sont sur LPSYS.

SPI — Prend en charge les formats SSP/SPI (duplex intégral, maître ou esclave) et Microwire (semi-duplex, maître uniquement). La largeur des données est de 4 à 32 bits ; la polarité et la phase de l'horloge (SPO/SPH), ainsi que la polarité de sélection du circuit, sont configurables. La FIFO contient 16 entrées de 32 bits ; le DMA est pris en charge, avec une horloge jusqu'à 48 MHz.

USB2.0 FS — Un port hôte/périphérique pleine vitesse, avec points de terminaison configurables, suspension/reprise, dimensionnement dynamique de la FIFO, prise en charge du protocole de demande de session et du protocole de négociation de l'hôte, ainsi qu'un PHY USB2.0 FS intégré.

MPI (Memory Peripheral Interface) — Prend en charge la Flash SPI NOR (1/2/4 lignes) et la Flash SPI NAND (1/2/4 lignes), accès en mode registre et en mode mappé mémoire avec commutation matérielle automatique. L'interface MPI2 du module peut se connecter à une Flash SPI NOR/NAND externe. Si la Flash est déjà présente à l'intérieur du module, les six signaux externes de MPI2 (PA12, PA13, PA14, PA15, PA16, PA17) ne sont pas disponibles en externe.

SD/SDIO/eMMC — Conforme aux normes SD 3.0, SDIO 3.0 et eMMC 4.5.1 ; prend en charge les cartes SDSC/SDHC/SDXC/SDHS, les modes SDR12/25/50, les modes SDR à une ou quatre lignes, une FIFO de 2 Ko et les transferts de données par DMA. La fréquence peut atteindre 48 MHz (DDR non pris en charge). L'interface SDIO partage les E/S avec MPI2 : les deux ne peuvent pas être utilisées simultanément.

I2S — Modes maître/esclave, duplex intégral, formats à justification à gauche, à droite ou standard ; mono/stéréo en 8 ou 16 bits, avec une largeur PCM maximale de 24 bits.

Interface LCD — Mode SPI série DBI (3 fils/4 fils, ligne de données double/quadruple) et mode parallèle 8080 (largeur de bus 8/16/24 bits). Prend en charge les formats de couleur RGB332/RGB444/RGB565/RGB666/RGB888 selon le mode.

5.2 Traitement du signal analogique¶

GPADC 12 bits — ADC SAR, fréquence d'échantillonnage maximale de 4 MS/s, plage d'entrée de 0 à 3,3 V en mode asymétrique et de ±2,1 V en mode différentiel. Il offre 7 canaux asymétriques et 1 canal de mesure de la tension de batterie (ou 3 paires différentielles), des modes de mesure unique et continue, 4 créneaux temporels configurables par mesure, le déclenchement logiciel ou matériel et la prise en charge du DMA.

Capteur de température — Résolution de 0,2 °C, plage de -40 °C à 125 °C et précision de ±3 °C ; lecture par scrutation ou interruption.

DAC audio — Une voie de sortie DAC 24 bits, avec des fréquences d'échantillonnage de 8 à 48 kHz et une sortie différentielle.

PLL audio — Génération d'horloge fractionnaire-N avec une résolution de 48 MHz/2^18, prenant en charge les fréquences d'échantillonnage dérivées suivantes : 48 MHz, 32,768 kHz et 44,1 kHz.

ADC audio — Une voie d'entrée ADC Sigma-Delta 24 bits, avec des fréquences d'échantillonnage de 8 à 48 kHz.

6. Caractéristiques électriques¶

6.1 Valeurs limites absolues¶

Dépasser les valeurs du tableau ci-dessous peut endommager le module de façon permanente. Il s'agit uniquement de valeurs de contrainte ; un fonctionnement au-delà des conditions de fonctionnement recommandées au §6.2 n'est pas garanti. Une exposition prolongée aux conditions limites absolues peut réduire la fiabilité du module.

6.2 Conditions de fonctionnement recommandées¶

6.3 Caractéristiques électriques CC (3,3 V, 25 °C)¶

VDD est le rail d'alimentation des E/S ; VOH/VOL sont mesurées sous charge haute impédance.

6.4 Consommation électrique¶

6.5 Performances RF Bluetooth bimode¶

Prend en charge le Bluetooth 5.3, rétrocompatible avec 4.2/4.1/4.0. Fréquence centrale du canal de fonctionnement : 2402–2480 MHz.

Émetteur BLE (1 Mbps) : puissance maximale de 19 dBm, plage de contrôle de puissance de -20 à 19 dBm, Δf1avg = 250 kHz typ. et Δf2max = 210 kHz typ. Il s'agit de valeurs d'excursion de fréquence (la fiche technique intitule ces paramètres modulation maximale/minimale), et non d'un indice de modulation sans dimension. La tolérance initiale typique de la fréquence porteuse est de ±20 kHz.

Récepteur BLE (1 Mbps) : sensibilité -100 dBm (mode dirty désactivé) / -99,3 dBm (mode dirty activé) @30,8 % PER, C/I co-canal 7 dB.

BT classique (Basic Data Rate) : puissance d'émission max 18 dBm ; sensibilité du récepteur -96,3 dBm (mode dirty désactivé) / -94 dBm (mode dirty activé) @0,1 % BER.

BT classique (Enhanced Data Rate) : puissance d'émission max 13 dBm ; sensibilité du récepteur π/4-DQPSK -95,5 dBm ; sensibilité du récepteur 8DPSK -88,5 dBm.

Les tableaux complets min/typ/max pour toutes les performances TX/RX BLE 1 Mbps/2 Mbps et les performances TX/RX BT classique BR/EDR sont fournis au §5.5 de la fiche technique officielle.

7. Alimentation du module¶

Le module dispose d'une entrée d'alimentation principale unique, VSYS, qui peut être alimentée directement par une batterie Li-ion/Li-Po (3,2–4,7 V) ou par un régulateur DCDC/LDO (3,7–4,7 V, 3,8 V recommandé).

VBATS est la broche de détection de tension batterie, échantillonnée en interne par un ADC sur une plage de 0–4,7 V. N'utilisez pas de pont diviseur résistif externe sur VBATS — connectez directement le signal à mesurer à la broche.

VDD33_VOUT2 est la sortie du LDO interne 3,3 V du module et peut alimenter jusqu'à 150 mA de périphériques externes ; la capacité totale sur ce rail ne doit pas dépasser 7,4 µF.

8. Schéma de référence et affectation des broches¶

La fiche technique fournit un schéma de référence complet pour une carte de développement basée sur le SF32LB52-MOD-1, couvrant l'alimentation, la réinitialisation, JTAG/SWD, UART, SDIO, LCD, et les circuits audio.

La fiche technique fournit également un tableau d'affectation des broches recommandé pour cette carte de référence.

Utilisez ces éléments comme point de départ pour un schéma de production et adaptez la sélection des broches aux périphériques utilisés dans votre produit.

9. Liste de contrôle de conception du schéma¶

10. Dimensions du module et empreinte PCB¶

10.1 Dimensions du module¶

Le module mesure 27,9 × 18,0 × 3,1 mm.

10.2 Empreinte PCB recommandée¶

10.3 Connecteur d'antenne externe¶

Pour les SKU prenant en charge une antenne externe, le module utilise une empreinte de connecteur de première génération compatible avec :

• Hirose série U.FL
• Connecteurs I-PEX MHFI
• Connecteurs Amphenol AMC

10.4 Placement du module dans la conception PCB¶

Si le produit final utilise une conception avec module monté sur la carte, réservez de l'espace afin qu'aucun autre composant ou zone métallique ne chevauche la zone d'antenne PCB du module, pour éviter de dégrader l'efficacité de rayonnement. Planifiez la position du module sur la carte hôte pour minimiser l'impact sur les performances de l'antenne.

Pratique recommandée :

• Prolongez la zone d'antenne du module au-delà du bord de la carte hôte, avec le point d'alimentation proche du bord de la carte.

• Si l'antenne ne peut pas dépasser le bord de la carte, prévoyez une zone d'exclusion d'au moins 15 mm autour de l'antenne PCB — sans plan de cuivre, pistes, ou composants — et découpez le matériau de la carte hôte sous l'antenne lorsque c'est possible.

• Gardez le point d'alimentation de l'antenne proche du bord de la carte même dans la disposition avec zone d'exclusion.
• Pour les conceptions de produit final complètes, évaluez l'effet du boîtier sur l'antenne et effectuez une validation RF, y compris un test final de portée de communication sur le produit fini.

11. Manipulation du produit¶

11.1 Conditions de stockage¶

• Stockez les produits scellés dans un sac barrière anti-humidité (MBB) à <40 °C / 90 % HR, sans condensation.
• Niveau de sensibilité à l'humidité du module (MSL) : 3.
• Après ouverture du sac sous vide, utilisez le module dans les 168 heures à 25 ± 5 °C / 60 % HR ; dans le cas contraire, étuvez-le avant sa réintroduction dans la ligne de production.

11.2 Décharge électrostatique (ESD)¶

• Modèle du corps humain (HBM) : ±2000 V
• Modèle du dispositif chargé (CDM) : ±500 V

11.3 Profil de refusion¶

Il est recommandé de ne faire passer le module en refusion qu'une seule fois.

11.4 Vibrations ultrasoniques¶

Évitez d'exposer les modules SiFli aux vibrations d'un équipement de soudage par ultrasons ou de nettoyage par ultrasons. Les vibrations ultrasoniques peuvent entrer en résonance avec les oscillateurs à quartz internes du module, provoquant une défaillance ou un dysfonctionnement du quartz, et peuvent rendre le module inopérant ou dégrader ses performances.

12. Documents connexes¶

• Fiche technique DS5203-SF32LB52-MOD-1 (V0.3)
• Introduction à la puce SF32LB52x
• Guide de conception matérielle SF32LB52x
• SF32LB52-DevKit-LCD

13. Historique des révisions¶

Ce guide est basé sur le contenu de la fiche technique ci-dessus ; reportez-vous au PDF officiel pour la révision faisant autorité et la plus à jour.

Dernière mise à jour: 2026-10-19