Hardware-Design-Leitfaden für SF32LB52-MOD-1¶

1. Übersicht¶

SF32LB52-MOD-1 ist ein zertifiziertes Universalmodul für stromsparende Bluetooth-Anwendungen. Es basiert auf dem SiFli-Chip SF32LB525UC6 mit zwei Arm-Cortex-M33-STAR-MC1-Kernen und einer Taktfrequenz von bis zu 240 MHz. Im 68-poligen SMD-Modulgehäuse (27,9 × 18,0 × 3,1 mm) sind ein 48-MHz-Quarz, optional ein 32,768-kHz-Quarz und optional ein 64-Mb-OPI-PSRAM-Die im Gehäuse integriert.

Dieser Leitfaden beschreibt die Hardware-Integration auf Modulebene. Er enthält Pinbelegungen, Peripherieschnittstellen, elektrische Kenndaten, Anforderungen an die Stromversorgung, Referenzschaltpläne, eine Checkliste für den Schaltplanentwurf, mechanische Abmessungen und das empfohlene PCB-Footprint sowie Hinweise zur Handhabung. Grundlage ist das SiFli-Datenblatt DS5203-SF32LB52-MOD-1 V0.3.

Weitere Einzelheiten zur Chiparchitektur, zu den Kernen, zur Grafik, zum Speichersubsystem und zu den Peripherieeinheiten finden Sie unter SF32LB52x und im SF32LB52x Hardware-Design-Leitfaden.

2. Kurzübersicht des Designs¶

2.1 Modulvariante¶

2.2 Wichtige Spezifikationen¶

3. Funktionsblockschaltbild¶

Das Modul enthält den SF32LB525UC6-Chip, einen 48-MHz-Quarz und optional einen 32,768-kHz-Quarz. Bei dieser Variante ist außerdem ein 64-Mb-OPI-PSRAM-Die im Gehäuse integriert. Hinzu kommen das RF-Anpassnetzwerk und die Antennenzuleitung.

4. Pinbelegung¶

4.1 Pinbelegungsdiagramm¶

Das Modul hat 68 Anschlusspins an seinem Rand. Pin 1 ist an der Ecke nahe der Antennenzone markiert. Die Nummerierung verläuft gegen den Uhrzeigersinn um das Gehäuse.

4.2 Pinbelegungstabelle¶

Die folgende Tabelle beschreibt alle 68 Modulanschlüsse.

Legende: P = Versorgung; I = Eingang; O = Ausgang; T = hochohmig konfigurierbar; AO = Audioausgang; AI = Audioeingang.

4.3 Physische Pinbelegung¶

Die Abbildung zur physischen Pinbelegung im Datenblatt ordnet die Funktionsgruppen auf dem Die-Umriss des SF32LB525UC6 an: SDIO, SPI, I2C, UART, GPTIM, LCD-Schnittstelle, GPADC, MPI, analoges Audio, externer 32K-Oszillator, externe Wake-up-Signale und SWD/Debug-UART. Verwenden Sie sie zusammen mit der obigen Pin-Tabelle, um die Signalgruppen auf der Trägerplatine anzuordnen.

5. Peripherie¶

5.1 Kommunikationsschnittstellen¶

Jeder in der obigen Tabelle mit PAxx_I2C_UART markierte Pin lässt sich entweder als I2C- oder als UART-Pin konfigurieren. Laut Datenblatt können maximal 4 I2C- und 3 UART-Schnittstellen konfiguriert werden.

UART — Vollduplex mit bis zu 6 Mbit/s, konfigurierbarem Datenformat, Hardware-Flusskontrolle (CTS/RTS) und DMA-gestütztem Mehrpaket-TX/RX. UART1–3 befinden sich auf HPSYS, UART4–6 auf LPSYS.

I2C — Betrieb als Master oder Slave, 8-Byte-FIFO und DMA-Unterstützung. Unterstützt werden Standard Mode (100 kbit/s), Fast Mode (400 kbit/s), Fast Mode Plus (1 Mbit/s) und High-Speed Mode (3,4 Mbit/s), 7-Bit- und 10-Bit-Adressierung im Masterbetrieb sowie ein konfigurierbarer digitaler Filter zur Unterdrückung kurzer Störimpulse. I2C1–4 befinden sich auf HPSYS, I2C5–7 auf LPSYS.

SPI — Unterstützt die Formate SSP/SPI (Vollduplex, Master oder Slave) und Microwire (Halbduplex, nur Master). Die Datenbreite beträgt 4 bis 32 Bit; Taktpolarität und -phase (SPO/SPH) sowie die Chip-Select-Polarität sind konfigurierbar. Das FIFO umfasst 16 Einträge zu je 32 Bit; DMA wird unterstützt. Der Takt reicht bis 48 MHz.

USB2.0 FS — Ein Full-Speed-Port, der als Host oder Device betrieben werden kann. Er bietet konfigurierbare Endpunkte, Suspend/Resume, eine dynamisch anpassbare FIFO-Größe sowie Unterstützung für Session Request und Host Negotiation Protocol. Der USB2.0-FS-PHY ist integriert.

MPI (Memory Peripheral Interface) — Unterstützt SPI-NOR- und SPI-NAND-Flash mit 1, 2 oder 4 Datenleitungen sowie Registerzugriffe und den Memory-Mapped-Modus mit automatischer Umschaltung durch die Hardware. An MPI2 des Moduls kann externer SPI-NOR- oder SPI-NAND-Flash angeschlossen werden. Ist das Modul bereits mit Flash bestückt, sind die sechs MPI2-Signale PA12, PA13, PA14, PA15, PA16 und PA17 von außen nicht zugänglich.

SD/SDIO/eMMC — Konform zu SD 3.0, SDIO 3.0 und eMMC 4.5.1. Unterstützt werden SDSC-/SDHC-/SDXC-/SDHS-Karten, SDR12/25/50, SDR-Modi mit einer oder vier Datenleitungen, ein 2-KB-FIFO und DMA-gestützte Datenübertragung mit bis zu 48 MHz (kein DDR). Hinweis: SDIO und MPI2 verwenden dieselben I/O-Pins und können daher nicht gleichzeitig betrieben werden.

I2S — Betrieb als Master oder Slave, Vollduplex, Left-Justified-, Right-Justified- und Standard-Formate, Mono oder Stereo mit 8 oder 16 Bit sowie PCM-Wortbreiten bis 24 Bit.

LCD-Schnittstelle — Serieller DBI-SPI-Modus mit 3 oder 4 Leitungen und Dual-/Quad-Datenleitungen sowie paralleler 8080-Modus mit 8, 16 oder 24 Bit Busbreite. Je nach Modus werden die Farbformate RGB332/RGB444/RGB565/RGB666/RGB888 unterstützt.

5.2 Analoge Signalverarbeitung¶

12-Bit-GPADC — SAR-ADC mit einer maximalen Abtastrate von 4 MS/s. Der Eingangsbereich beträgt 0–3,3 V bei einseitiger Messung beziehungsweise ±2,1 V bei Differenzmessung. Verfügbar sind 7 einseitige Kanäle plus 1 Akkuspannungskanal oder 3 differenzielle Kanalpaare. Unterstützt werden Einzel- und Dauermessungen, 4 konfigurierbare Zeitfenster pro Messung, Software- und Hardware-Trigger sowie DMA.

Temperatursensor — Auflösung 0,2 °C, Messbereich -40 °C bis 125 °C und Genauigkeit ±3 °C; die Messwerte können per Polling oder Interrupt ausgelesen werden.

Audio-DAC — Ein 24-Bit-Ausgangspfad mit Abtastraten von 8 kHz bis 48 kHz und differenziellem Ausgang.

Audio-PLL — Fractional-N-Takterzeugung mit einer Auflösung von 48 MHz/2^18. Unterstützt werden daraus abgeleitete Abtastraten von 48 MHz, 32,768 kHz und 44,1 kHz.

Audio-ADC — Ein 24-Bit-Sigma-Delta-Eingangspfad mit Abtastraten von 8 kHz bis 48 kHz.

6. Elektrische Eigenschaften¶

6.1 Absolute Maximalwerte¶

Das Überschreiten der Werte in der folgenden Tabelle kann das Modul dauerhaft beschädigen. Dies sind reine Belastungsgrenzwerte; ein funktionsfähiger Betrieb außerhalb der empfohlenen Betriebsbedingungen in §6.2 ist dadurch nicht zugesichert. Längere Belastung nahe den absoluten Maximalwerten kann die Zuverlässigkeit des Moduls verringern.

6.2 Empfohlene Betriebsbedingungen¶

6.3 Elektrische DC-Eigenschaften (3,3 V, 25 °C)¶

VDD bezeichnet die Versorgungsschiene der I/O-Pins. VOH und VOL werden bei hochohmiger Last gemessen.

6.4 Stromverbrauch¶

6.5 Dual-Mode-Bluetooth-RF-Leistung¶

Das Modul unterstützt Bluetooth 5.3 und ist abwärtskompatibel zu Bluetooth 4.2/4.1/4.0. Die Mittenfrequenzen der Betriebskanäle liegen zwischen 2402 und 2480 MHz.

BLE-Sender (1 Mbit/s): maximale Sendeleistung 19 dBm, Leistungsregelbereich -20 bis 19 dBm, Δf1avg = 250 kHz (typ.) und Δf2max = 210 kHz (typ.). Dabei handelt es sich um Frequenzabweichungen. Das Datenblatt bezeichnet die Einträge als maximale beziehungsweise minimale Modulation; sie sind jedoch kein dimensionsloser Modulationsindex. Die typische anfängliche Trägerfrequenztoleranz beträgt ±20 kHz.

BLE-Empfänger (1 Mbit/s): Empfindlichkeit -100 dBm (dirty off) beziehungsweise -99,3 dBm (dirty on) bei 30,8 % PER; Gleichkanal-C/I: 7 dB.

Classic BT (Basic Data Rate): maximale Sendeleistung 18 dBm; Empfängerempfindlichkeit -96,3 dBm (dirty off) beziehungsweise -94 dBm (dirty on) bei 0,1 % BER.

Classic BT (Enhanced Data Rate): maximale Sendeleistung 13 dBm; Empfängerempfindlichkeit -95,5 dBm bei π/4-DQPSK und -88,5 dBm bei 8DPSK.

Die vollständigen Tabellen mit Minimal-, Typ- und Maximalwerten für BLE-TX/RX bei 1 und 2 Mbit/s sowie für Classic-BT-BR/EDR-TX/RX finden Sie in Abschnitt 5.5 des offiziellen Datenblatts.

7. Stromversorgung des Moduls¶

Das Modul hat einen Haupteingang für die Versorgung: VSYS. Er kann direkt von einem Li-Ion-/Li-Po-Akku (3,2–4,7 V) oder über einen DCDC-/LDO-Regler (3,7–4,7 V; empfohlen sind 3,8 V) versorgt werden.

VBATS ist der Eingang zur Erfassung der Akkuspannung. Ein interner ADC misst dort Spannungen von 0 bis 4,7 V. Verwenden Sie keinen externen Widerstandsteiler, sondern verbinden Sie das zu messende Signal direkt mit VBATS.

VDD33_VOUT2 ist der Ausgang des integrierten 3,3-V-LDO und kann externe Peripherie mit bis zu 150 mA versorgen. Die Gesamtkapazität an dieser Versorgungsschiene darf 7,4 µF nicht überschreiten.

8. Referenzschaltplan und Pin-Zuordnung¶

Das Datenblatt enthält einen vollständigen Referenzschaltplan für ein Entwicklungsboard mit SF32LB52-MOD-1. Er umfasst die Stromversorgung, Reset, JTAG/SWD, UART, SDIO, LCD und Audioschaltungen.

Das Datenblatt enthält außerdem eine Tabelle mit der empfohlenen Pinbelegung dieses Referenzboards.

Verwenden Sie die Referenzunterlagen als Ausgangspunkt für den Schaltplan Ihres Serienprodukts und wählen Sie die Pins passend zu den tatsächlich benötigten Peripherieeinheiten.

9. Schaltplan-Design-Checkliste¶

10. Modulabmessungen und PCB-Footprint¶

10.1 Modulabmessungen¶

Das Modul ist 27,9 × 18,0 × 3,1 mm groß.

10.2 Empfohlenes PCB-Footprint¶

10.3 Externer Antennenanschluss¶

Bei SKUs mit externer Antenne verwendet das Modul ein Anschluss-Footprint der ersten Generation, das kompatibel ist mit:

• Hirose-U.FL-Serie
• I-PEX-MHFI-Steckverbindern
• Amphenol-AMC-Steckverbindern

10.4 Modulplatzierung im PCB-Design¶

Wenn Sie das Modul auf der Leiterplatte des Endprodukts einsetzen, darf dessen PCB-Antennenzone nicht von anderen Bauteilen oder Metallflächen überdeckt werden. Andernfalls kann die Abstrahleffizienz sinken. Platzieren Sie das Modul so auf der Trägerplatine, dass die Antennenleistung möglichst wenig beeinträchtigt wird.

Empfohlene Vorgehensweise:

• Lassen Sie die Antennenzone des Moduls über den Rand der Trägerplatine hinausragen und platzieren Sie den Speisepunkt nahe am Platinenrand.

• Kann die Antennenzone nicht über den Platinenrand hinausragen, halten Sie um die PCB-Antenne einen mindestens 15 mm breiten Bereich frei von Kupferflächen, Leiterbahnen und Bauteilen. Entfernen Sie nach Möglichkeit auch das Leiterplattenmaterial unter der Antenne.

• Halten Sie auch bei diesem Layout den Antennenspeisepunkt nahe am Platinenrand.
• Prüfen Sie bei einem vollständigen Endprodukt den Einfluss des Gehäuses auf die Antenne. Validieren Sie die RF-Leistung und führen Sie am fertigen Produkt abschließend einen Reichweitentest durch.

11. Produkthandhabung¶

11.1 Lagerbedingungen¶

• Lagern Sie die Produkte versiegelt in einem Moisture Barrier Bag (MBB) bei <40 °C / 90 % RH und vermeiden Sie Kondensation.
• Feuchteempfindlichkeitsklasse (MSL) des Moduls: 3.
• Verarbeiten Sie das Modul nach dem Öffnen des Vakuumbeutels innerhalb von 168 Stunden bei 25±5 °C / 60 % RH. Andernfalls muss es vor der Rückführung in die Fertigung gebacken werden.

11.2 Elektrostatische Entladung (ESD)¶

• Human Body Model (HBM): ±2000 V
• Charged Device Model (CDM): ±500 V

11.3 Reflow-Profil¶

Das Modul sollte nur einmal einem Reflow-Prozess unterzogen werden.

11.4 Ultraschallvibration¶

Setzen Sie SiFli-Module keinen Vibrationen durch Ultraschallschweiß- oder Ultraschallreinigungsgeräte aus. Solche Vibrationen können die internen Quarzoszillatoren anregen und Resonanzeffekte verursachen. Dadurch können die Quarze ausfallen oder fehlerhaft arbeiten, sodass das Modul unbrauchbar wird oder seine Leistung nachlässt.

12. Verwandte Dokumente¶

• DS5203-SF32LB52-MOD-1 Datenblatt (V0.3)
• SF32LB52x Chip-Einführung
• SF32LB52x Hardware-Design-Leitfaden
• SF32LB52-DevKit-LCD

13. Versionshistorie¶

Dieser Leitfaden basiert auf dem genannten Datenblatt. Die maßgebliche und aktuelle Fassung finden Sie im offiziellen PDF.

Zuletzt aktualisiert: 2026-10-19