Guía de diseño de hardware del SF32LB52-MOD-1¶

1. Descripción general¶

SF32LB52-MOD-1 es un módulo MCU Bluetooth certificado, de uso general y bajo consumo, basado en el chip SF32LB525UC6 de SiFli (Arm Cortex-M33 STAR-MC1 de doble núcleo, hasta 240 MHz). Integra un cristal de 48 MHz, un cristal opcional de 32,768 kHz y un chip OPI-PSRAM opcional de 64 Mb en un único encapsulado de montaje superficial de 68 pines y 27,9 × 18,0 × 3,1 mm.

Esta guía cubre la integración de hardware a nivel de módulo: definición de pines, interfaces periféricas, características eléctricas, requisitos de alimentación, esquemáticos de referencia, lista de comprobación del esquemático, dimensiones mecánicas y huella de PCB, y requisitos de manipulación del producto. Se basa en la hoja de datos de SiFli DS5203-SF32LB52-MOD-1 V0.3.

Para conocer en más detalle la arquitectura del chip (núcleos, gráficos, subsistema de memoria y periféricos), consulte SF32LB52x y la guía de diseño de hardware del SF32LB52x.

2. Resumen de diseño¶

2.1 Variante del módulo¶

2.2 Especificaciones principales¶

3. Diagrama de bloques funcional¶

El módulo integra el chip SF32LB525UC6, un cristal de 48 MHz y otro opcional de 32,768 kHz. Esta SKU también incorpora en el encapsulado un chip OPI-PSRAM de 64 Mb, además de la red de adaptación RF y la línea de alimentación RF de la antena.

4. Definición de pines¶

4.1 Diagrama de asignación de pines¶

El módulo expone 68 pines en su perímetro. El pin 1 está marcado en la esquina próxima a la zona de antena; los pines se numeran en sentido antihorario alrededor del encapsulado.

4.2 Tabla de definición de pines¶

El módulo tiene 68 pines en total, que se describen en la tabla siguiente.

Leyenda: P = alimentación; I = entrada; O = salida; T = se puede configurar en alta impedancia; AO = salida de audio; AI = entrada de audio.

4.3 Descripción física de los pines¶

La figura de descripción física de pines de la hoja de datos agrupa las señales por función —SDIO, SPI, I2C, UART, GPTIM, interfaz LCD, GPADC, MPI, audio analógico, oscilador externo de 32K, activación externa y UART de depuración/SWD— sobre el contorno del chip SF32LB525UC6. Consúltela junto con la tabla de definición de pines al distribuir los grupos de señales en la PCB anfitriona.

5. Periféricos¶

5.1 Interfaces de comunicación¶

Todos los pines marcados como PAxx_I2C_UART en la tabla anterior se pueden configurar como I2C o UART. La hoja de datos indica un máximo configurable de 4 interfaces I2C y 3 UART.

UART — Comunicación full-duplex, velocidad de transmisión de hasta 6 Mbps, formato de datos configurable, control de flujo por hardware (CTS/RTS) y transmisión/recepción DMA de varios paquetes. UART1–3 están en HPSYS; UART4–6, en LPSYS.

I2C — Admite modos maestro y esclavo, FIFO de 8 bytes y DMA; modos estándar (100 kbps), rápido (400 kbps), fast-mode plus (1 Mbps) y alta velocidad (3,4 Mbps); direccionamiento de 7 o 10 bits en modo maestro y un filtro digital configurable para eliminar pulsos espurios. I2C1–4 están en HPSYS; I2C5–7, en LPSYS.

SPI — Admite los formatos SSP/SPI (full-duplex, maestro o esclavo) y Microwire (half-duplex, solo maestro). Ancho de datos de 4–32 bits; polaridad/fase del reloj (SPO/SPH) y polaridad de selección de chip configurables; FIFO de 32 bits × 16 entradas, DMA y reloj de hasta 48 MHz.

USB2.0 FS — Un puerto full-speed de host/dispositivo con endpoints configurables, suspensión/reanudación, tamaño de FIFO dinámico, solicitud de sesión y protocolo de negociación con el host; incluye un PHY USB2.0 FS.

MPI (Memory Peripheral Interface) — Admite memorias SPI NOR Flash (1/2/4 líneas) y SPI NAND Flash (1/2/4 líneas), con acceso en modo de registros y modo memory-mapped y conmutación automática por hardware. La interfaz MPI2 del módulo permite conectar memorias SPI NOR/NAND externas. Si el módulo ya incorpora Flash, sus seis señales externas MPI2 (PA12, PA13, PA14, PA15, PA16 y PA17) no están disponibles externamente.

SD/SDIO/eMMC — Cumple SD 3.0, SDIO 3.0 y eMMC 4.5.1; admite tarjetas SDSC/SDHC/SDXC/SDHS, SDR12/25/50, modos SDR de una y cuatro líneas, FIFO de 2 KB y transferencias DMA, hasta 48 MHz (sin DDR). Nota: SDIO comparte las señales de E/S con MPI2; no se pueden usar simultáneamente.

I2S — Modos maestro/esclavo y full-duplex; formatos alineados a la izquierda, a la derecha y estándar; mono/estéreo de 8 y 16 bits, y ancho PCM de hasta 24 bits.

Interfaz LCD — Modo SPI serie DBI (3/4 líneas y líneas de datos duales/cuádruples) y modo paralelo 8080 (bus de 8/16/24 bits). Según el modo, admite los formatos de color RGB332/RGB444/RGB565/RGB666/RGB888.

5.2 Procesamiento de señales analógicas¶

GPADC de 12 bits — ADC SAR, frecuencia máxima de muestreo de 4 MS/s, rango de entrada de 0–3,3 V de un solo extremo / ±2,1 V diferencial, 7 canales de un solo extremo + 1 canal de tensión de batería (o 3 pares diferenciales), modos de medición única/continua, 4 ranuras temporales configurables por medición, activación por software/hardware y DMA.

Sensor de temperatura — Resolución de 0,2 °C, rango de -40 °C a 125 °C y precisión de ±3 °C; lectura por sondeo o interrupción.

DAC de audio — Una ruta de salida DAC de 24 bits, frecuencias de muestreo de 8 kHz–48 kHz y salida diferencial.

PLL de audio — Generación de reloj Fractional-N con resolución de 48 MHz/2^18; admite las siguientes frecuencias de muestreo derivadas: 48 MHz, 32,768 kHz y 44,1 kHz.

ADC de audio — Una ruta de entrada ADC Sigma-Delta de 24 bits, con frecuencias de muestreo de 8 kHz–48 kHz.

6. Características eléctricas¶

6.1 Valores máximos absolutos¶

Superar los valores de la tabla siguiente puede dañar permanentemente el módulo. Son valores límite de estrés; no implican que el módulo funcione fuera de las condiciones de operación recomendadas en §6.2. La exposición prolongada a condiciones máximas absolutas puede reducir la fiabilidad del módulo.

6.2 Condiciones de funcionamiento recomendadas¶

6.3 Características eléctricas de CC (3,3 V, 25 °C)¶

VDD es la línea de alimentación de E/S; VOH/VOL se miden con una carga de alta impedancia.

6.4 Consumo de energía¶

6.5 Rendimiento RF de Bluetooth de modo dual¶

Admite Bluetooth 5.3 y es retrocompatible con 4.2/4.1/4.0. La frecuencia central de los canales de funcionamiento es de 2402–2480 MHz.

Transmisor BLE (1 Mbps): potencia máxima de 19 dBm, rango de control de potencia de -20 a 19 dBm, Δf1avg = 250 kHz típico y Δf2max = 210 kHz típico. Son valores de desviación de frecuencia (la hoja de datos etiqueta las entradas como modulación máxima/mínima), no un índice de modulación adimensional. La tolerancia inicial típica de frecuencia portadora es de ±20 kHz.

Receptor BLE (1 Mbps): sensibilidad de -100 dBm (dirty off) / -99,3 dBm (dirty on) con PER del 30,8 %; C/I cocanal de 7 dB.

Classic BT (Basic Data Rate): potencia máxima de transmisión de 18 dBm; sensibilidad del receptor de -96,3 dBm (dirty off) / -94 dBm (dirty on) con BER del 0,1 %.

Classic BT (Enhanced Data Rate): potencia máxima de transmisión de 13 dBm; sensibilidad de recepción de -95,5 dBm para π/4-DQPSK y de -88,5 dBm para 8DPSK.

La sección §5.5 de la hoja de datos oficial incluye tablas completas con valores mínimos/típicos/máximos para el rendimiento TX/RX de BLE 1 Mbps/2 Mbps y Classic BT BR/EDR.

7. Alimentación del módulo¶

El módulo tiene una única entrada principal de alimentación, VSYS, que puede conectarse directamente a una batería Li-ion/Li-Po (3,2–4,7 V) o alimentarse desde un regulador DCDC/LDO (3,7–4,7 V; se recomiendan 3,8 V).

VBATS es el pin de detección de tensión de batería, que el ADC interno mide en un rango de 0–4,7 V. No utilice un divisor resistivo externo en VBATS; conecte directamente al pin la señal que se desea medir.

VDD33_VOUT2 es la salida del LDO interno de 3,3 V del módulo y puede suministrar hasta 150 mA a los periféricos externos; la capacitancia total de esta línea no debe superar 7,4 µF.

8. Esquemático de referencia y asignación de pines¶

La hoja de datos incluye un esquemático de referencia completo para una placa de desarrollo basada en SF32LB52-MOD-1, con los circuitos de alimentación, reinicio, JTAG/SWD, UART, SDIO, LCD y audio.

La hoja de datos también incluye una tabla con la asignación de pines recomendada para esa placa de referencia.

Utilice estos recursos como punto de partida para el esquemático de producción y adapte la selección de pines a los periféricos concretos del producto.

9. Lista de comprobación del esquemático¶

10. Dimensiones del módulo y huella de PCB¶

10.1 Dimensiones del módulo¶

El módulo mide 27,9 × 18,0 × 3,1 mm.

10.2 Huella de PCB recomendada¶

10.3 Conector de antena externa¶

Para las referencias que admiten antena externa, el módulo utiliza una huella de conector de primera generación compatible con:

• La serie U.FL de Hirose
• Los conectores MHFI de I-PEX
• Los conectores AMC de Amphenol

10.4 Colocación del módulo en el diseño de PCB¶

Si el producto final integra el módulo en la placa, reserve espacio para que ningún componente ni zona metálica se solape con la zona de antena de la PCB del módulo, ya que esto reduciría la eficiencia de radiación. Planifique la posición del módulo en la placa anfitriona para minimizar el impacto en el rendimiento de la antena.

Práctica recomendada:

• Procure que la zona de antena del módulo sobresalga del borde de la placa anfitriona y sitúe el punto de alimentación cerca del borde.

• Si la antena no puede sobresalir del borde de la placa, deje una zona de exclusión de al menos 15 mm alrededor de la antena de la PCB, sin planos de cobre, pistas ni componentes; cuando sea posible, elimine también el material de la placa anfitriona situado bajo la antena.

• Mantenga el punto de alimentación de la antena cerca del borde de la placa incluso al usar una zona de exclusión.
• En el diseño del producto final, evalúe el efecto de la carcasa sobre la antena y valide el rendimiento RF, incluida una prueba final del alcance de comunicación del producto terminado.

11. Manipulación del producto¶

11.1 Condiciones de almacenamiento¶

• Almacene los productos en una bolsa barrera contra la humedad (MBB) sellada, a <40 °C / 90 % RH y sin condensación.
• Nivel de sensibilidad a la humedad del módulo (MSL): 3.
• Tras abrir la bolsa de vacío, utilice el módulo en un plazo de 168 horas a 25 ± 5 °C / 60 % RH; si se supera ese plazo, debe hornearse antes de volver a introducirlo en la línea de producción.

11.2 Descarga electrostática (ESD)¶

• Modelo del cuerpo humano (HBM): ±2000 V
• Modelo de dispositivo cargado (CDM): ±500 V

11.3 Perfil de reflujo¶

Se recomienda someter el módulo a un único ciclo de reflujo.

11.4 Vibración ultrasónica¶

Evite exponer los módulos SiFli a las vibraciones de equipos de soldadura o limpieza por ultrasonidos. La vibración ultrasónica puede entrar en resonancia con los osciladores de cristal internos del módulo y causar fallos o un funcionamiento incorrecto del cristal; incluso puede dejar el módulo inoperativo o degradar su rendimiento.

12. Documentos relacionados¶

• Hoja de datos DS5203-SF32LB52-MOD-1 (V0.3)
• Introducción al chip SF32LB52x
• Guía de diseño de hardware del SF32LB52x
• SF32LB52-DevKit-LCD

13. Historial de revisiones¶

Esta guía se basa en el contenido de la hoja de datos indicada; consulte el PDF oficial para obtener la revisión vigente y autorizada.

Última actualización: 2026-10-19