SF32-Familie¶

Einführung¶

Die SF32-Familie, insbesondere die Serie SF32LB5xx, ist ein Portfolio hochintegrierter 32-Bit-Mikrocontroller mit extrem niedrigem Energiebedarf, das SiFli Technologies für akkubetriebene AIoT- und Wearable-Anwendungen entwickelt hat.

Die SF32-Bausteine sollen die Lücke zwischen klassischen Mikrocontrollern und Applikationsprozessoren schließen. In ihrer kompakten System-in-Package-Architektur (SiP) vereinen sie stromsparende Sensorverarbeitung, drahtlose Konnektivität, Grafikbeschleunigung, Multimedia-Verarbeitung und große Speicherkapazitäten. Die Familie ist für Produkte wie Smartwatches, Fitness-Tracker, intelligente Displays, tragbare Medizingeräte und vernetztes Zubehör mit Edge-Verarbeitung ausgelegt.

Die Serie LB (Low-Power Bluetooth) ist die erste SF32-Produktlinie. Weitere anwendungsorientierte Serien sind geplant.

Hardware-Workflows¶

Wichtige Merkmale¶

1. Heterogene Multicore-Architektur

   SF32LB-Mikrocontroller nutzen eine heterogene Multicore-Architektur mit STAR-MC1-basierten Anwendungsprozessoren der Cortex-M33-Klasse. Sie verbindet leistungsfähige Anwendungsverarbeitung mit stromsparendem Hintergrundbetrieb. Je nach Baustein umfasst die Architektur einen oder mehrere Anwendungsprozessoren sowie dedizierte Low-Power-Prozessoren für Bluetooth-Konnektivität, Sensorverarbeitung und Always-on-Systemfunktionen.

   STAR-MC1-Prozessor

   STAR-MC1 ist ein konfigurierbarer CPU-IP-Baustein von Arm China auf Basis von Armv8-M Mainline. In kompatiblen SF32-Geräten dient er als Anwendungsprozessor der Cortex-M33-Klasse. Auf Cortex-M33 ausgerichtete Firmware, Middleware, RTOS-Portierungen und Werkzeuge bleiben relevant, vorbehaltlich der üblichen bausteinspezifischen Integrationsarbeit. Die Konfigurationen CU, SP und SE unterscheiden sich hauptsächlich in Cache, TCM, XIPU und TrustZone-Fähigkeit; Arm Custom Instructions/CDE und die Coprozessor-Schnittstelle sind optionale Merkmale. In der SiFli-Dokumentation kann je nach Kontext Arm Cortex-M33 STAR-MC1 oder Arm Cortex-M33 stehen.

   Bausteinspezifische Hinweise zu Konfiguration, TCM, Caches, CDE, Coprozessoren und repräsentativen Leistungsmessungen finden Sie unter STAR-MC1-Architektur im Detail.

2. Drahtlose Konnektivität mit extrem niedrigem Energiebedarf

   Die Serie SF32LB integriert Bluetooth Low Energy (BLE) oder Dual-Mode-Bluetooth (BT/BLE) direkt auf dem Chip.

   Unterstützte Bluetooth-Modi und RF-Leistung variieren je nach Baustein. Prüfen Sie für die genaue Teilenummer im Datenblatt und im validierten Referenzdesign die unterstützten Modi, Sendeleistungseinstellungen, Empfängerempfindlichkeit und Stromaufnahme; die Positionierung auf Familienebene ersetzt diese Werte nicht.

3. Hardwarebeschleunigte Grafik- und Display-Engine

   Alle SF32LB-Mikrocontroller integrieren ePicasso, eine von SiFli selbst entwickelte 2.5D-Grafik-Engine, sowie einen separaten Display-Controller.

   Die Hardwarebeschleunigung verringert die CPU-Last bei gängigen Grafikaufgaben erheblich, zum Beispiel bei:

   • Alpha-Blending
   • Bildskalierung
   • Drehung und Transformation
   • Ebenenkomposition
   • Rendering der Benutzeroberfläche

   In der Familie SF32LB gibt es die folgenden Display-Schnittstellen und Display-Typen. Die Verfügbarkeit variiert je nach Baustein; prüfen Sie die genaue SKU, statt anzunehmen, dass jedes Bauteil jeden aufgeführten Punkt unterstützt.

   • SPI / DSPI / QSPI
   • 8080-MCU-Schnittstelle
   • RGB / DPI
   • MIPI DSI
   • EPD
   • JDI (für Memory-in-Pixel-Displays)

   Bei Bausteinen mit den erforderlichen Display-Schnittstellen können Grafik-Frameworks wie LVGL die Hardwarebeschleunigung nutzen, um flüssige, reaktionsschnelle Oberflächen auf TFT-, AMOLED-, E-Paper- (EPD) und Memory-in-Pixel-Displays (MiP) zu liefern.

4. Edge-KI und neuronale Beschleunigung

   Ausgewählte SF32-Geräte integrieren dedizierte Hardwarebeschleuniger für maschinelles Lernen, Multimedia-Verarbeitung und Sensorfusionsaufgaben.

   Zu den Fähigkeiten können gehören:

   • Beschleunigung neuronaler Netze
   • Audioverarbeitung
   • Spracherkennung
   • Kameraschnittstellen (DVP und SPI)
   • Sensorfusions- und Biometrie-Algorithmen

   Diese Funktionen ermöglichen KI-Inferenz mit geringer Latenz direkt auf dem Gerät und minimieren dabei Stromverbrauch und Cloud-Abhängigkeit.

5. Speicher mit hoher Integrationsdichte im System-in-Package (SiP)

   Um grafikintensive und KI-fähige Anwendungen zu unterstützen, integrieren SF32-Geräte Instruktions- und Daten-Cache-Architekturen, die für eine leistungsfähige Codeausführung aus externem Speicher optimiert sind.

   Als Speicher im SiP kommen je nach Ausführung unter anderem infrage:

   • Bis zu 256 Mb NOR-Flash
   • Bis zu 512 Mb PSRAM

   Nur ausgewählte Teilenummern enthalten NOR-Flash oder PSRAM im Gehäuse. Eine SiP-Konfiguration kann die Zahl separat bestückter Speicherbausteine und den zugehörigen Leiterbahnaufwand verringern; Speichertyp, Kapazität, Schnittstelle, Versorgung und extern verfügbare Pins hängen jedoch von der genauen SKU ab. Prüfen Sie das Datenblatt und die Gehäuse-Pinbelegung, bevor Sie den Platinenentwurf abschließen.

Vergleich der SF32-Mikrocontroller¶

Die folgenden Werte geben einen Überblick über die Fähigkeiten der Produktfamilien. Sie sind keine Garantie dafür, dass jede SKU alle aufgeführten Merkmale bietet. Verfügbare Schnittstellen und Ressourcen können je nach Teilenummer, Gehäuse und Konfiguration variieren; prüfen Sie daher das Datenblatt des gewählten Bauteils.

Variantenhinweis zu SF32LB55x: Die Anzahl der Audio-Schnittstellen hängt vom Bestellcode ab: Die Varianten SF32LB551/553/555 haben je eine PDM- und eine I²S-Schnittstelle; SF32LB557VD3A6 hat von beiden je zwei. Die Gehäuseübersicht im aktuellen SF32LB55x-Datenblatt (V1.7.2) nennt für BGA169 119 GPIOs (71 HCPU + 48 LCPU), während die detaillierte Produktserientabelle desselben Datenblatts für SF32LB557 71 HCPU + 42 LCPU = 113 angibt. Auch der aktuelle SiFli-Chip-Modellleitfaden führt für SF32LB557VD3A6 71 + 42 = 113 auf. SiFli erläutert diese Abweichung im Datenblatt nicht; dieser Vergleich verwendet den teilespezifischen Wert von 113 GPIOs. Prüfen Sie die genaue SKU anhand des Datenblatts und der Pintabelle, bevor Sie Pins zuweisen. An jede PDM-Schnittstelle lassen sich bis zu zwei digitale Mikrofone anschließen; die Anzahl der Schnittstellen entspricht also nicht der Mikrofonanzahl.

Hinweis zum NOR im Gehäuse bei SF32LB55x: Das Familienmaximum von 8 MB schließt die separat dokumentierte Konfiguration SS6600A8 ein: zwei 4-MB-QSPI-NOR-Bausteine, als ein 8-MB-OSPI-NOR-Baustein konfiguriert. Die für SF32LB55x aufgeführten Bestellcodes mit SF32-Präfix haben bis zu 4 MB NOR-Flash im Gehäuse; prüfen Sie das genaue Modell.

Hinweis zu SF32LB57x BGA112: Dieser Hinweis gilt nur für BGA112. SF32LB57x hat die internen Schnittstellen MPI1, MPI2 und MPI3; ihre Positionen in einer Teilenummer erläutert die SF32-Namenskonvention. In jeder dieser Konfigurationen mit Speicher im Gehäuse sind die Pins von MPI2 und MPI3 für den externen Zugriff nicht verfügbar, sodass fest 58 GPIOs bleiben: (1) jeweils ein PSRAM an MPI1 und MPI2; (2) ein 256-Mb-PSRAM an MPI2; oder (3) ein NOR-Flash an MPI3. SF32LB57GVD776 entspricht Fall (3): Die zweite 7 im abschließenden Code 776 kennzeichnet einen internen Baustein an MPI3, daher sind nur 58 GPIOs verfügbar. In anderen BGA112-Konfigurationen können die sechs zusätzlichen Gehäuse-I/Os für MPI3 oder als statische GP-Ausgänge mit Pull-up- bzw. Pull-down-Konfiguration verwendet werden; sie sind keine uneingeschränkten GPIOs. Die Schreibweise 58 + 6 für SF32LB57ZVN7N6 bedeutet beispielsweise 58 nutzbare GPIOs plus sechs Pins für MPI3 oder statische Ausgänge. QFN68 und QFN80 unterliegen dieser BGA112-Einschränkung nicht; sie bieten nur die angegebene GPIO-Anzahl, ohne zusätzliche MPI3- oder statische Ausgangsoption. Die genaue SKU entnehmen Sie der Produktseite zu SF32LB57x und ihrem Datenblatt.

Klarstellung zur GPIO-Anzahl bei SF32LB58x: Das Datenblatt DS5801 V1.8.3 und der Familienvergleich von SiFli geben insgesamt 154 GPIOs an (HPSYS: 94; LPSYS: 60). Der separate Chip-Modellleitfaden führt HCPU: 94 und LCPU: 66 auf, was 160 ergibt und der Gesamtzahl des Datenblatts widerspricht. Dieser Vergleich folgt dem Datenblatt; prüfen Sie die nutzbaren Pins anhand der Gehäuse-Pintabelle der genauen SKU, bevor Sie sie zuweisen.

Den richtigen SF32 wählen¶

Die Familie SF32LB5xx deckt akkubetriebene vernetzte Geräte ab, von kostenoptimierten Bluetooth-Produkten bis zu Systemen mit fortschrittlicher Grafik und KI-Funktionen. Die Familienmitglieder teilen eine SDK-Grundlage, aber Prozessorkonfiguration, Peripherie, Speicherabbilder, Gehäuse und Pinbelegungen können sich unterscheiden. Eine Portierung kann Änderungen an Startup-Code, Treibern, Linker- oder Partitionseinstellungen, Pin-Multiplexing und SDK-Konfiguration erfordern; validieren Sie das Ergebnis auf dem Zielbaustein.

Berücksichtigen Sie bei der Bauteilauswahl die folgenden zentralen Anforderungen:

• Bluetooth-Konnektivität (BLE oder Dual-Mode-BT/BLE)
• Display-Schnittstelle und Auflösung
• Audio- und Multimedia-Fähigkeiten
• Speicherkapazität
• GPIO-Bedarf
• Grafikleistung
• KI- und Sensorverarbeitungslasten
• Zielwerte für den Energieverbrauch

Softwarekompatibilität innerhalb der Familie¶

Die SF32-Plattform bietet eine gemeinsame Software- und SDK-Grundlage. Prozessorkonfiguration, Peripherie, Speicherabbilder, Gehäuse und Pinbelegungen können sich jedoch unterscheiden. Eine Portierung kann die Anpassung von Startup-Code, Treibern, Linker- oder Partitionseinstellungen, Pin-Multiplexing und SDK-Konfiguration erfordern, gefolgt von der Validierung auf der Zielhardware.

Bewerten Sie Software-Wiederverwendung und Migrationsaufwand zusammen mit den Anforderungen an Leistung, Speicher, Display und Konnektivität. Nehmen Sie nicht an, dass Bausteine derselben Familie pinkompatibel sind oder dass Firmware unverändert läuft.

Häufig gestellte Fragen¶

Welcher SF32 eignet sich für eine günstige Bluetooth-Smartwatch oder ein Fitnessarmband? Der SF32LB52x ist die Einstiegslösung: Dual-Mode-Bluetooth (BT Classic + BLE), integrierter Audio-ADC/-DAC und Li-Ion-Ladefunktion, bis zu 45 GPIOs und ein QFN68-Gehäuse mit 7 × 7 mm.

Welche SF32-Chips unterstützen Classic Bluetooth und nicht nur BLE? SF32LB52x, SF32LB56x, SF32LB57x und SF32LB58x unterstützen BT Classic + BLE. Der SF32LB55x unterstützt nur BLE.

Welche SF32-Chips unterstützen MIPI-DSI-Displays? SF32LB55x und SF32LB58x unterstützen MIPI-Displays. SF32LB52x, 56x und 57x nutzen SPI, QSPI, 8080 und JDI/EPD, die 56x/57x zusätzlich RGB.

Welche SF32-Chips bieten Kameraeingang oder CAN? Der SF32LB57x bietet einen DCMI-Kameraeingang. CAN gibt es beim SF32LB56x (1×) sowie beim SF32LB57x und SF32LB58x (2×).

Sind SF32-Familienmitglieder pinkompatibel? Nein. Sie teilen eine SDK-Basis, doch Kerne, Peripherie, Speicherzuordnung, Gehäuse und Pinbelegung unterscheiden sich. Eine Portierung erfordert Anpassungen bei Treibern, Pin-Multiplexing und Konfiguration und muss auf dem Zielgerät validiert werden.

Weiterführende Links¶

• Offizielle Website von SiFli
• SiFli Wiki
• SiFli-Softwaredokumentation
• OpenSiFli auf GitHub
• Offizieller Taobao-Shop von SiFli

Zuletzt aktualisiert: 2026-10-21