Familia SF32¶

Introducción¶

La familia SF32, en particular la serie SF32LB5xx, reúne microcontroladores de 32 bits altamente integrados y de consumo ultrabajo, desarrollados por SiFli Technologies para productos AIoT y dispositivos portátiles alimentados por batería.

Los dispositivos SF32 están diseñados para cubrir el vacío entre los microcontroladores tradicionales y los procesadores de aplicaciones. En una arquitectura compacta System-in-Package (SiP), combinan procesamiento de sensores de bajo consumo, conectividad inalámbrica, aceleración gráfica, procesamiento multimedia y una amplia memoria integrada. La familia está pensada para productos como relojes inteligentes, pulseras de actividad, pantallas inteligentes, dispositivos médicos portátiles y accesorios conectados con capacidad de procesamiento en el borde.

La serie LB (Low-Power Bluetooth) es la primera línea de productos SF32. Está previsto incorporar otras series orientadas a aplicaciones específicas.

Flujos de diseño de hardware¶

Características clave¶

1. Arquitectura multinúcleo heterogénea

   Los microcontroladores SF32LB utilizan una arquitectura multinúcleo heterogénea basada en Arm Cortex-M33 STAR-MC1. Esta equilibra el procesamiento de aplicaciones de alto rendimiento con el funcionamiento en segundo plano de consumo ultrabajo. Según el dispositivo, puede incluir uno o más núcleos de aplicación y procesadores de bajo consumo dedicados a Bluetooth, al procesamiento de sensores y a las funciones del sistema siempre activas.

   Procesador STAR-MC1

   STAR-MC1 es un bloque IP de procesador configurable de Arm China, basado en Armv8-M Mainline y utilizado como núcleo de aplicación de clase Cortex-M33 en los dispositivos SF32 compatibles. El firmware, el middleware, las adaptaciones de RTOS y las herramientas para Cortex-M33 siguen siendo aplicables, aunque cada dispositivo requiere la integración específica habitual. Las configuraciones CU, SP y SE se diferencian principalmente en caché, TCM, XIPU y compatibilidad con TrustZone. Las instrucciones personalizadas de Arm/CDE y la interfaz de coprocesador son opcionales. Según el contexto, la documentación de SiFli lo denomina Arm Cortex-M33 STAR-MC1 o Arm Cortex-M33.

   Para obtener orientación específica sobre la configuración del dispositivo, TCM, cachés, CDE, coprocesadores y mediciones representativas del rendimiento, consulte el análisis detallado de la arquitectura STAR-MC1.

2. Conectividad inalámbrica de consumo ultrabajo

   La serie SF32LB integra conectividad Bluetooth Low Energy (BLE) o Bluetooth de modo dual (BT/BLE) directamente en el chip.

   Los modos Bluetooth y el rendimiento de RF dependen del dispositivo. Para el número de pieza exacto, consulte la hoja de datos y el diseño de referencia validado para conocer los modos disponibles, los ajustes de potencia de transmisión, la sensibilidad de recepción y el consumo de corriente. El posicionamiento a nivel de familia no sustituye esas cifras.

3. Motor gráfico y de pantalla con aceleración por hardware

   Todos los microcontroladores SF32LB integran ePicasso, el motor gráfico 2,5D desarrollado por SiFli, además de un controlador de pantalla independiente.

   La aceleración por hardware reduce significativamente la carga de la CPU para tareas gráficas comunes como:

   • Mezcla alfa
   • Escalado de imagen
   • Rotación y transformación
   • Composición de capas
   • Renderizado de interfaz de usuario

   En la familia SF32LB se utilizan las siguientes interfaces y tecnologías de pantalla. La compatibilidad varía según el dispositivo; consulte el SKU exacto y no dé por hecho que todos admiten todos los elementos de la lista.

   • SPI / DSPI / QSPI
   • Interfaz MCU 8080
   • RGB / DPI
   • MIPI DSI
   • EPD
   • JDI (para pantallas Memory-in-Pixel)

   En los modelos que admiten las interfaces de pantalla correspondientes, la aceleración por hardware puede combinarse con frameworks gráficos como LVGL para crear interfaces fluidas y con buena respuesta en pantallas TFT, AMOLED, de papel electrónico (EPD) y Memory-in-Pixel (MiP).

4. IA de borde y aceleración de redes neuronales

   Algunos dispositivos SF32 incorporan aceleradores de hardware específicos para aprendizaje automático, procesamiento multimedia y fusión de sensores.

   Las capacidades pueden incluir:

   • Aceleración de redes neuronales
   • Procesamiento de audio
   • Reconocimiento de voz
   • Interfaces de cámara (DVP y SPI)
   • Fusión de sensores y algoritmos biométricos

   Estas funciones permiten ejecutar inferencias de IA con baja latencia en el propio dispositivo y reducir tanto el consumo energético como la dependencia de la nube.

5. Memoria System-in-Package (SiP) de alta densidad

   Para aplicaciones con uso intensivo de gráficos o IA, los dispositivos SF32 integran cachés de instrucciones y de datos optimizadas para una ejecución de alto rendimiento desde memoria externa.

   Las opciones de memoria integrada en el encapsulado pueden incluir:

   • Hasta 256 Mb de Flash NOR
   • Hasta 512 Mb de PSRAM

   Solo algunos números de pieza incluyen Flash NOR o PSRAM en el mismo encapsulado. Una configuración SiP puede reducir el número de memorias montadas por separado y el cableado asociado, pero el tipo, la capacidad y la interfaz de memoria, el consumo y los pines accesibles desde el exterior dependen del SKU exacto. Antes de cerrar la placa, consulte su hoja de datos y el mapa de pines del encapsulado.

Comparación de microcontroladores SF32¶

La tabla resume capacidades de cada familia; no garantiza que todos los SKU incluyan todos los recursos indicados. Las interfaces y sus cantidades pueden variar según el número de pieza, el encapsulado o la configuración; compruebe la hoja de datos de la referencia elegida.

Nota sobre las variantes de SF32LB55x: el número de interfaces de audio depende de la referencia: las variantes SF32LB551/553/555 tienen una interfaz PDM y una I²S; SF32LB557VD3A6 tiene dos de cada una. El resumen de encapsulados de la hoja de datos SF32LB55x más reciente (V1.7.2) indica 119 GPIO para BGA169 (71 HCPU + 48 LCPU), pero la tabla detallada de productos de esa misma hoja de datos asigna al SF32LB557 71 HCPU + 42 LCPU = 113. La guía de modelos de chips de SiFli también indica 71 + 42 = 113 para SF32LB557VD3A6. SiFli no explica la discrepancia dentro de la hoja de datos; esta tabla utiliza el valor específico de 113 GPIO. Antes de asignar pines, confirme la referencia exacta en su hoja de datos y tabla de pines. Cada interfaz PDM puede conectar hasta dos micrófonos digitales; el número de interfaces no equivale al número de micrófonos.

Nota sobre la NOR integrada en el encapsulado de SF32LB55x: El máximo de 8 MB de esta tabla incluye la configuración SS6600A8, que SiFli documenta por separado: dos memorias QSPI-NOR de 4 MB configuradas como una sola OSPI-NOR de 8 MB. Las referencias con prefijo SF32 incluidas para SF32LB55x tienen hasta 4 MB de Flash NOR integrada en el encapsulado; compruebe el modelo exacto.

Nota sobre BGA112 para SF32LB57x: Esta nota solo se aplica a BGA112. El chip SF32LB57x tiene MPI1, MPI2 y MPI3 internos; la posición de MPI* en la referencia se explica en la convención de nomenclatura SF32. En cualquiera de estas configuraciones de memoria integrada, los pines MPI2 y MPI3 no están accesibles desde el exterior del encapsulado, por lo que quedan 58 GPIO fijos: (1) una PSRAM integrada en cada una de MPI1 y MPI2; (2) una PSRAM de 256 Mb integrada en MPI2; o (3) una Flash NOR integrada en MPI3. SF32LB57GVD776 corresponde al caso (3): el segundo 7 del código final 776 indica que un dispositivo interno usa MPI3, por lo que solo dispone de 58 GPIO. En las demás configuraciones BGA112, las seis E/S adicionales pueden usarse para MPI3 o como salidas estáticas GP configuradas mediante pull-up o pull-down; no son GPIO de asignación libre. Por ejemplo, 58 + 6 en SF32LB57ZVN7N6 significa 58 GPIO disponibles más seis pines que pueden usarse para MPI3 o como salidas estáticas. QFN68 y QFN80 no están sujetos a esta limitación de BGA112: ofrecen únicamente el número de GPIO indicado y no tienen opciones adicionales para MPI3 ni para salidas estáticas. Consulte la página del SF32LB57x y su hoja de datos para la referencia exacta.

Aclaración sobre el número de GPIO del SF32LB58x: La hoja de datos DS5801 V1.8.3 y la comparación de la familia de SiFli especifican 154 GPIO en total (HPSYS: 94; LPSYS: 60). La guía de modelos de chip, por separado, indica HCPU: 94 y LCPU: 66, lo que suma 160 y contradice el total de la hoja de datos. Esta comparación sigue la hoja de datos; antes de asignar pines, verifique los disponibles en la tabla de pines del encapsulado del SKU exacto.

Elegir el SF32 adecuado¶

La familia SF32LB5xx abarca dispositivos conectados alimentados por batería, desde productos Bluetooth optimizados en coste hasta sistemas con gráficos avanzados y funciones de IA. Sus miembros comparten una base de SDK, pero pueden diferir en la configuración de los procesadores, los periféricos, el mapa de memoria, el encapsulado y la asignación de pines. La migración puede requerir adaptar el código de arranque, los controladores, el script del enlazador o la configuración de particiones, la multiplexación de pines y las opciones del SDK; valide el resultado en el dispositivo de destino.

Al seleccionar un dispositivo, tenga en cuenta estos requisitos:

• Conectividad Bluetooth (BLE o BT/BLE de modo dual)
• Interfaz y resolución de pantalla
• Capacidades de audio y multimedia
• Capacidad de memoria
• Número de GPIO necesarios
• Rendimiento gráfico
• Necesidades de IA y procesamiento de sensores
• Objetivos de consumo energético

Compatibilidad de software entre los miembros de la familia¶

La plataforma SF32 comparte una base de software y SDK. Sin embargo, la configuración de los procesadores, los periféricos, el mapa de memoria, el encapsulado y la asignación de pines pueden variar. La migración puede exigir adaptar el arranque, los controladores, el enlazado o las particiones, la multiplexación de pines y la configuración del SDK, además de validar el resultado en el hardware de destino.

Evalúe la reutilización del software y el esfuerzo de migración junto con los requisitos de rendimiento, memoria, pantalla y conectividad. No dé por hecho que los dispositivos de una misma familia son compatibles pin a pin ni que el firmware funcionará sin cambios.

Preguntas frecuentes¶

¿Qué SF32 es adecuado para un smartwatch o pulsera Bluetooth de bajo coste? SF32LB52x es la opción de entrada: Bluetooth dual (BT clásico + BLE), ADC/DAC de audio y carga de Li-ion integrados, hasta 45 GPIO y encapsulado QFN68 de 7 × 7 mm.

¿Qué SF32 admiten Bluetooth clásico además de BLE? SF32LB52x, SF32LB56x, SF32LB57x y SF32LB58x admiten BT clásico + BLE. SF32LB55x solo admite BLE.

¿Qué SF32 admiten pantallas MIPI DSI? SF32LB55x y SF32LB58x admiten pantallas MIPI. SF32LB52x, 56x y 57x usan SPI, QSPI, 8080 y JDI/EPD, y las 56x/57x también RGB.

¿Qué SF32 ofrecen entrada de cámara o CAN? SF32LB57x añade entrada de cámara DCMI. CAN está disponible en SF32LB56x (1×) y en SF32LB57x y SF32LB58x (2×).

¿Son compatibles en pines los miembros de la familia SF32? No. Comparten la base del SDK, pero los núcleos, periféricos, mapas de memoria, encapsulados y asignaciones de pines difieren; portar exige cambios de controladores, multiplexación y configuración, y validar en el dispositivo de destino.

Enlaces de referencia¶

• Sitio web oficial de SiFli
• Wiki de SiFli
• Documentación de software de SiFli
• OpenSiFli en GitHub
• Tienda oficial de SiFli en Taobao

Última actualización: 2026-10-21