Guide de conception matérielle SF32LB56-MOD¶

1. Introduction¶

SF32LB56-MOD est une famille polyvalente de modules MCU Bluetooth basse consommation de SiFli, basée sur la série SF32LB56xV.

Ce guide s'appuie sur la spécification technique DS5602-SF32LB56-MOD V0.3 et rassemble les informations propres au module nécessaires à la conception du schéma, à l'implantation et au routage du PCB, à la validation et à la préparation de la production. Il couvre les variantes de mémoire, l'interface à 89 broches, les trois rails d'alimentation, les interfaces d'affichage, audio et stockage, le placement de l'antenne, les exigences de manipulation et la liste de contrôle du schéma.

2. Présentation du composant¶

2.1 Architecture¶

Le SF32LB56-MOD repose sur une plateforme MCU double cœur de la série SF32LB56xV. Le HCPU traite les applications et les graphiques, tandis que le LCPU exécute les tâches permanentes basse consommation. Le HCPU est un cœur Arm Cortex-M33 STAR-MC1 pouvant fonctionner jusqu'à 240 MHz ; le LCPU est du même type et peut fonctionner jusqu'à 96 MHz. Les deux cœurs prennent en charge FPU et MPU.

Le module prend en charge la connectivité Bluetooth 5.3 et fournit l'accélération d'affichage, l'entrée/sortie audio, des interfaces de mémoire externe, USB 2.0 FS, SD/SDIO/eMMC, I2S, UART, I2C, SPI, PWM, GPADC ainsi que l'accès au débogage et au téléchargement.

2.2 Variantes¶

2.3 Principales fonctionnalités matérielles¶

2.4 Applications typiques¶

Les applications typiques incluent les montres intelligentes haut de gamme, les bracelets connectés, les équipements médicaux portables, les équipements de fitness, les tableaux de bord de vélos électriques, les clés de voiture, les télécommandes pour véhicules portées sur soi, les appareils électroménagers intelligents, les serrures intelligentes, les appareils HMI graphiques, les concentrateurs de capteurs industriels, les terminaux de surveillance industrielle, les concentrateurs de capteurs basse consommation et les appareils Bluetooth Mesh.

3. Vue d'ensemble de la conception¶

3.1 Résumé technique en une page¶

3.2 Composants externes recommandés¶

3.3 Arbre d'alimentation¶

VDD_3V3 alimente le PVDD du MCU, AVDD33_ANA, AVDD33_AUD, AVDD_BRF, VDDIOA2 et la Flash interne du module. SiFli recommande d'utiliser un LDO pour ce rail. VDD_1V8 alimente la mémoire intégrée dans le même boîtier que le MCU. VDDIO alimente les ports d'E/S VDDIOA/VDDIOB du MCU.

3.4 Schéma-bloc système¶

Le schéma-bloc du module montre le MCU SF32LB56xV, les ressources mémoire, le chemin RF, l'option d'antenne, les entrées d'alimentation et les groupes d'interfaces externes.

4. Flux de conception matérielle¶

4.1 Séquence de conception¶

1. Sélectionnez la variante de mémoire en fonction de la taille du firmware, des ressources graphiques, des besoins de stockage externe et de l'objectif de coût.
2. Choisissez la variante à antenne PCB ou à antenne externe avant de finaliser la conception mécanique.
3. Définissez l'architecture d'alimentation pour VDD_3V3, VDD_1V8 et VDDIO, et confirmez la montée en tension simultanée.
4. Affectez les broches d'affichage, de stockage, d'USB, d'audio, de capteurs, de réveil, de débogage et de test de production.
5. Résolvez les conflits de ressources partagées, en particulier SDIO contre MPI3 et les broches Flash PA06–PA11 utilisées en interne.
6. Ajoutez le découplage, l'ESD, la résistance de rappel à la masse de PWRKEY et les résistances en série pour le LCD et l'UART de débogage.
7. Placez le module avec le dégagement et la zone d'exclusion d'antenne requis.
8. Passez en revue le schéma et le PCB par rapport à la liste de contrôle de la section 7 avant la validation finale.

4.2 Séquence de revue¶

Utilisez une séquence de revue par étapes : revue du schéma, revue du multiplexage des broches, revue de la mise sous tension, revue RF/antenne, revue de l'implantation du PCB, revue de mise en service du premier article, validation RF, revue environnementale/fiabilité et revue du test de production.

4.3 Jalons¶

5. Conception du schéma¶

5.1 Système d'alimentation¶

5.1.1 Alimentation¶

VDD_3V3, VDD_1V8 et VDDIO doivent monter en tension simultanément. Placez un condensateur de 4,7 µF près de chaque broche d'alimentation du module. Bien que VDDIO puisse fonctionner de 1,7 V à 3,6 V, la fiche technique précise séparément que PA00–PA11 sont fixées à 3,3 V et ne suivent pas VDDIO.

5.1.2 Modes de fonctionnement¶

BOOT_MODE sélectionne le mode de démarrage : état haut pour le téléchargement et état bas pour le mode utilisateur. Assurez-vous que le niveau logique de BOOT_MODE reste défini lors de la réinitialisation et de la programmation en production. PB32/PWRKEY prend en charge la réinitialisation par appui long de 10 s, actif à l'état haut, et nécessite une résistance de rappel à la masse de 10 kΩ.

5.2 Cadencement et RF¶

5.2.1 Horloge¶

La plateforme du module utilise un oscillateur à quartz de 48 MHz et prend en charge des oscillateurs RC basse consommation à 1 MHz/48 MHz, un oscillateur RC ultra-basse consommation à 10 kHz, et un oscillateur à quartz optionnel de 32,768 kHz. Respectez les recommandations d'implantation et de mise à la masse des circuits d'horloge de la conception de référence du module, et évitez les procédés ultrasoniques qui peuvent solliciter mécaniquement le quartz interne.

5.2.2 RF¶

Le module prend en charge une antenne intégrée sur PCB ou une antenne externe via un connecteur compatible IPEX. Validez la distance de communication et les performances RF dans le boîtier final, pas seulement sur un banc ouvert.

5.3 Interfaces utilisateur¶

5.3.1 Affichage¶

Le contrôleur LCD prend en charge le mode DBI SPI série, Dual-SPI, Quad-SPI, le mode parallèle 8080, DPI/RGB et JDI. La figure d'affectation de broches recommandée dans la fiche technique associe les groupes LCD_DPI_24, LCD_DPI_8, LCD_QSPI, LCD_8080, E-Paper et de type Raspberry Pi aux broches du module.

Ajoutez des résistances en série de 33–100 Ω sur les lignes de signal RGB du LCD. Gardez les routages RGB, de l'affichage SPI et de l'écran tactile courts et cohérents, et prévoyez une protection ESD pour les interfaces tactiles ou de connecteur exposées.

5.3.2 Audio¶

Le module expose des sorties DAC audio analogiques, MIC_BIAS, MIC_ADC_IN, I2S, et des broches compatibles PDM. Le DAC audio est un chemin de sortie 24 bits prenant en charge des fréquences d'échantillonnage de 8 kHz à 48 kHz avec un SNR et une plage dynamique de 109 dB. L'ADC audio est un chemin d'entrée Sigma-Delta 24 bits prenant en charge des fréquences d'échantillonnage de 8 kHz à 48 kHz avec un SNR et une plage dynamique de 99 dB.

Routez l'audio analogique à l'écart des nœuds de commutation bruyants, des horloges du LCD et de la ligne d'alimentation de l'antenne. Placez les filtres MIC_BIAS et MIC_ADC_IN près du circuit du microphone.

5.3.3 Boutons¶

PB32 est l'entrée PWRKEY et prend en charge la réinitialisation par appui long de 10 s, actif à l'état haut. Ajoutez la résistance de rappel à la masse de 10 kΩ requise et assurez-vous que le circuit du bouton ne peut pas rester flottant pendant le transport, le mode Deep Sleep ou les séquences d'alimentation.

5.3.4 Moteur et charges PWM¶

Les broches marquées GPTIM dans la figure d'affectation de broches recommandée de la fiche technique prennent en charge la sortie PWM. Utilisez des pilotes externes pour les moteurs, rétroéclairages, buzzers ou autres charges ; ne pilotez pas directement de charges inductives ou à fort courant depuis un GPIO du module.

5.4 Stockage et connectivité¶

5.4.1 Stockage¶

La famille de modules fournit une Flash principale dépendant du SKU, 4+8 Mo d'OPI-PSRAM, et 1 Mo de Flash QSPI-NOR de secours. MPI3 peut connecter une SPI NOR ou SPI NAND externe, mais PA06–PA11 sont connectées par défaut à la Flash interne du module et sont indisponibles en externe. SDIO et MPI3 partagent des ressources d'E/S et ne peuvent pas être utilisés simultanément.

5.4.2 Capteurs¶

Le GPADC prend en charge une conversion 12 bits, un taux d'échantillonnage jusqu'à 4 MS/s, une plage d'entrée asymétrique de 0–3,3 V, une plage d'entrée différentielle de -2,1 V à +2,1 V, un déclenchement logiciel/matériel, et le DMA. Les broches marquées GPADC_CHx prennent en charge l'entrée analogique ; gardez les chemins analogiques courts, filtrés, et à l'écart du bruit de commutation du LCD et de la RF.

5.4.3 UART/I2C¶

L'UART prend en charge un fonctionnement full-duplex jusqu'à 6 Mbps. L'I2C prend en charge les modes standard 100 kbps, rapide 400 kbps, rapide plus 1 Mbps, et haute vitesse 3,4 Mbps. De nombreux GPIO sont multiplexés en tant que PAxx_I2C_UART ou PBxx_I2C_UART ; confirmez le plan de multiplexage final avant le gel du schéma.

UART4_TXD sur la broche 6 et UART4_RXD sur la broche 7 constituent le port série de journalisation par défaut et prennent en charge le téléchargement et le débogage du programme. PA16 et PA17 peuvent être multiplexées en DBG_UART et nécessitent des résistances en série de 100 Ω lorsqu'elles servent au téléchargement ou au débogage.

5.4.4 USB, SPI, SDIO et I2S¶

L'USB2.0 FS prend en charge le mode Hôte/Périphérique avec un PHY intégré. Le SPI prend en charge les formats SSP/SPI et Microwire ; le SPI du HPSYS atteint jusqu'à 48 MHz et celui du LPSYS jusqu'à 24 MHz. SDMMC1 prend en charge SD 3.0, SDIO 3.0 et eMMC 4.5.1 avec les modes SDR et DDR ; SDMMC2 prend en charge les fonctions SD/SDIO/eMMC avec des modes SDR jusqu'à 48 MHz. L'I2S prend en charge les modes maître/esclave, full duplex, les formats gauche/droite/standard, et une largeur PCM jusqu'à 24 bits.

5.5 Fabrication¶

5.5.1 Débogage¶

SWDIO sur la broche 79 et SWCLK sur la broche 80 sont les broches de débogage/téléchargement SWD. Gardez le SWD accessible sur les premiers prototypes et sur l'outillage de test en production. Exposez également le chemin de téléchargement/débogage UART4 par défaut, sauf si le produit dispose d'un autre chemin de programmation approuvé.

5.5.2 Production¶

Réservez l'accès de production pour l'alimentation, la masse, le mode de démarrage, la réinitialisation/PWRKEY, le SWD, le téléchargement UART, et toute interface d'étalonnage ou de test RF au niveau de la carte. Le logiciel de test final doit couvrir le démarrage, la Flash, l'affichage, le tactile, l'audio, l'USB, les capteurs, la communication RF, le comportement de veille/réveil et la consommation de courant.

6. Implantation et routage du PCB¶

6.1 Mécanique et empreinte¶

Le module mesure 18,0 × 32,9 × 3,1 mm. Utilisez l'empreinte PCB recommandée dans la fiche technique et vérifiez avec l'assembleur du PCB l'empreinte des pastilles, le débord du masque de soudure, les ouvertures du pochoir de pâte, les zones d'exclusion et le contour d'encombrement du composant (courtyard).

6.2 Placement de l'antenne¶

Si le produit utilise l'antenne intégrée sur PCB, réservez la zone d'antenne sans composants ni métal. Placez le module de sorte que la zone d'antenne dépasse du bord de la carte porteuse lorsque c'est possible, avec le point d'alimentation près du bord de la carte.

Si l'antenne ne peut pas dépasser du bord de la carte, prévoyez une zone de dégagement d'au moins 15 mm. Ne placez pas de cuivre, de pistes ou de composants dans cette zone de dégagement, et découpez le matériau de la carte porteuse sous l'antenne PCB autant que possible.

6.3 Connecteur d'antenne externe¶

Pour les conceptions à antenne externe, la fiche technique décrit un connecteur d'antenne externe de première génération compatible avec les connecteurs Hirose série U.FL, I-PEX MHF I et Amphenol AMC.

6.4 Liste de contrôle de l'implantation¶

7. Validation matérielle¶

7.1 Caractéristiques électriques¶

VDD est l'alimentation des E/S. VOH et VOL sont mesurées sous charge à haute impédance.

7.2 Consommation électrique¶

7.3 Liste de contrôle du schéma¶

7.4 Stockage, manutention et assemblage¶

8. Documents connexes¶

9. Annexes¶

9.1. Annexe A. Référence de planification des broches¶

Le DS5602 V0.3 fournit le tableau complet de définition des 89 broches ainsi que leur brochage en vue de dessus. Le tableau ci-dessous met en évidence les broches et groupes de signaux qui influent le plus souvent sur les risques du schéma, l'accès au démarrage et au débogage, ou la planification des ressources partagées.

10. Historique des révisions¶

10.1. Historique des révisions du guide¶

10.2. Historique des révisions de la fiche technique d'origine¶

Dernière mise à jour: 2026-10-19