Zum Inhalt

SF32LB52x

Überblick

SF32LB52x ist die kostenoptimierte MCU-Familie von SiFli für Wearables im Einstiegssegment, kompakte grafische HMI-Geräte, Bluetooth-Peripherie und andere platzbeschränkte AIoT-Produkte, die integrierte Display-, Audio-, Speicher- und Funkfunktionen benötigen.

Die Plattform kombiniert einen Anwendungskern Arm Cortex-M33 STAR-MC11 mit 240 MHz und einen dedizierten 24-MHz-Bluetooth-Controller-Kern für den Low-Power-Betrieb. Dadurch kann der Chip eine reaktionsschnelle Benutzeroberfläche und den Anwendungs-Stack ausführen, während Bluetooth-Konnektivität und Always-on-Aufgaben auf einem separaten Kern laufen.

Für die Produktplanung lassen sich die wichtigsten Varianten im Chip-Modellleitfaden von SiFli nach ihrer Versorgung in zwei Gruppen gliedern:

  • SF32LB520/3/5/7: akkubetriebene Lithium-Ionen-Varianten mit integriertem Ladepfad
  • 52B/D/E/G/J: extern versorgte Varianten, wobei 52B/E/G/J auf Standard-3,3-V-Systeme zielen und 52D auf eine spezielle 1,8-V-Ultra-Low-Power-Schiene

Diese Gruppen sind auf Board-Ebene nicht austauschbar. Akkubetriebene und extern versorgte Varianten sind untereinander nicht pinkompatibel. Die 1,8-V-Variante 52D unterscheidet sich zudem elektrisch von der 3,3-V-Gruppe 52B/E/G/J, auch wenn die Gehäuselayouts ähnlich aussehen.

Anwendungen

SF32LB52x empfiehlt sich für Bluetooth-zentrierte Produkte, bei denen Kosten, Integration und Akkulaufzeit die wichtigsten Designkriterien sind, darunter:

  • Smartwatches im Einstiegssegment und Fitnessarmbänder
  • Bluetooth-Module und Funkadapter
  • Bluetooth-Audiozubehör
  • Intelligente Sensoren und Wearables
  • Elektronische Regaletiketten und Smart Badges
  • Tragbare Etikettendrucker
  • Displays für E-Bikes und E-Scooter
  • Einfache HMI-Geräte auf LVGL-Basis

Entwicklungsressourcen

Merkmale und Spezifikationen

Rechenleistung und Speicher

  • Arm-Cortex-M33-STAR-MC1-Anwendungskern mit bis zu 240 MHz sowie DSP und MPU
  • Dedizierter Arm-Cortex-M33-STAR-MC1-Bluetooth-Controller-Kern mit 24 MHz
  • 32 KB Instruktions-Cache + 16 KB Daten-Cache
  • 512 KB Anwendungs-SRAM plus 64 KB SRAM für den Bluetooth-Controller
  • Variantenabhängige Speicheroptionen im Gehäuse von 1 MB QSPI-NOR bis 16 MB OPI-PSRAM

Grafik und Audio

  • ePicasso-2.0-2D/2.5D-Grafikbeschleuniger
  • eZip-2.0-Hardware-Decoder für verlustfreie Grafikkompression
  • Dedizierter LCD-Controller mit Unterstützung für SPI/DSPI/QSPI, einschließlich E-Paper-SPI, sowie 8080-8bit
  • 1 × 24-Bit-Audio-ADC mit 99 dB SNR
  • 1 × 24-Bit-Audio-DAC mit 109 dB SNR

Drahtlose Konnektivität

  • Dual-Mode-Bluetooth 5.3 (Classic Bluetooth und BLE)
  • Maximale Sendeleistung:
    • 19 dBm für BLE/BR
    • 13 dBm für BT/EDR2 und BT/EDR3
  • Empfindlichkeit: −100 dBm bei BLE mit 1 Mbit/s
  • Dedizierter Arm-Cortex-M33-STAR-MC1-Bluetooth-Controller-Kern mit 64 KB SRAM bei 24 MHz
  • Schlafstrom: 2 µA laut Produktkurzbeschreibung; der Standby-Strom auf Systemebene hängt vom Betriebsmodus und von Leckströmen auf Board-Ebene ab

Sicherheit

  • Hardware-Beschleuniger für AES/HASH/CRC
  • TRNG
  • PSA Certified Level 1

Peripherie und I/Os

  • 3 × UART
  • 4 × I2C
  • 2 × SPI
  • 1 × USB 2.0 FS
  • 1 × I2S
  • 1 × PDM-Schnittstelle (bis zu zwei digitale Mikrofone)
  • 1 × SD 3.0/SDIO 3.0/eMMC
  • 1 × 12-Bit-ADC für allgemeine Anwendungen
  • Temperatursensor
  • RTC und Watchdog-Timer
  • 44 oder 45 GPIOs, je nach Variantenfamilie

Stromversorgung

  • Akkubetriebene Gruppe: SF32LB520/3/5/7 — für die direkte Versorgung aus einer Li-Ion-/Li-Po-Einzelzelle und für Designs mit integrierter, auf das Laden ausgelegter Versorgungsarchitektur gedacht.

  • Extern versorgte 3,3-V-Gruppe: 52B/E/G/J — für geregelte externe Versorgungssysteme gedacht; die Bausteine sind untereinander pinkompatibel.

  • Extern versorgte 1,8-V-Gruppe: SF32LB52D — für spezielle, besonders stromsparende 1,8-V-Designs gedacht und elektrisch nicht mit den 3,3-V-Bauteilen austauschbar.

Diese Gruppen beruhen auf unterschiedlichen Siliziumkonfigurationen und sind untereinander nicht pinkompatibel.

Familienvarianten

Für die im Chip-Modellleitfaden von SiFli aufgeführten Schlüsselvarianten ergibt sich für die praktische Bauteilauswahl folgende Aufteilung:

  • SF32LB520/3/5/7: akkubetriebene Lithium-Ionen-Gruppe, innerhalb der Gruppe pinkompatibel
  • 52B/E/G/J: extern versorgte 3,3-V-Standardgruppe, innerhalb der Gruppe pinkompatibel
  • SF32LB52D: spezielle extern versorgte 1,8-V-Variante für besonders stromsparende Anwendungen

Wenn Sie zwischen Speicherausbaustufen wechseln, dienen die folgenden Zuordnungen als Orientierung:

  • 520 ↔ 52B
  • 523 ↔ 52E, mit 52D als 1,8-V-Gegenstück
  • 525 ↔ 52G
  • 527 ↔ 52J
Wichtige SF32LB52x-Varianten
SF32LB 520U36 523UB6 525UC6 527UD6 52BU36 52BU56 52DUB6 52EUB6 52GUC6 52JUD6
Gehäuse QFN68L QFN68L QFN68L QFN68L QFN68L QFN68L QFN68L QFN68L QFN68L QFN68L
Größe 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm 7 × 7 × 0,85 mm
Rastermaß 0,35 mm 0,35 mm 0,35 mm 0,35 mm 0,35 mm 0,35 mm 0,35 mm 0,35 mm 0,35 mm 0,35 mm
GPIOs 44 44 44 44 45 45 45 45 45 45
Speicher im Gehäuse 1 MB QSPI-NOR 4 MB OPI-PSRAM 8 MB OPI-PSRAM 16 MB OPI-PSRAM 1 MB QSPI-NOR 4 MB QSPI-NOR 4 MB OPI-PSRAM 4 MB OPI-PSRAM 8 MB OPI-PSRAM 16 MB OPI-PSRAM
Versorgungsspannungsbereich 3,2–4,7 V 3,2–4,7 V 3,2–4,7 V 3,2–4,7 V 2,97–3,63 V 2,97–3,63 V 1,71–1,98 V 2,97–3,63 V 2,97–3,63 V 2,97–3,63 V
I/O-Spannung 3,3 V 3,3 V 3,3 V 3,3 V 3,3 V / 1,8 V 3,3 V / 1,8 V 3,3 V / 1,8 V 3,3 V / 1,8 V 3,3 V / 1,8 V 3,3 V / 1,8 V
Temperatur −40 bis +85 °C −40 bis +85 °C −40 bis +85 °C −40 bis +85 °C −40 bis +85 °C −40 bis +85 °C −40 bis +85 °C −40 bis +85 °C −40 bis +85 °C −40 bis +85 °C

Diese Tabelle folgt den wichtigsten Varianten im Chip-Modellleitfaden von SiFli; sie ist kein vollständiger Bestellkatalog. Das verlinkte Datenblatt der extern versorgten Familie führt außerdem den SF32LB52HUD6 auf (1,8 V, QFN68L, 128 Mb PSRAM), während der Hardware-Leitfaden zusätzlich die Suffixmuster 52AUx6 und 52D/F/HUx6 verwendet. Die verfügbaren Quellen enthalten keine konsistente, zusammengeführte Variantentabelle. Prüfen Sie vor der Designfreigabe Bestellstatus, Versorgungsgrenzen, Speicherschnittstelle und I/O-Details jeder solchen SKU im aktuellen Datenblatt.

Integrationspfad

Mit diesen Schritten überführen Sie eine Vorauswahl für SF32LB52x in ein validiertes Design:

  1. Firmware-Basis validieren. Beginnen Sie mit der Einstiegsanleitung zum SiFli SDK und nutzen Sie anschließend den SiFli-SDK-Workflow und die Beispiele, um die benötigte Peripherie und das Bluetooth-Verhalten zu prüfen.
  2. Integrationsform wählen. Prüfen Sie, ob das SF32LB52-MOD-1 als fertig integriertes RF-Modul zum Produkt passt. Andernfalls nutzen Sie das am besten passende SF32LB52-Entwicklungsboard, um Firmware und Peripherie frühzeitig zu validieren.
  3. Hardware entwerfen und prüfen. Nutzen Sie den hier bereitgestellten Hardware-Design-Leitfaden und die zugehörigen Checklisten für Schaltplan und PCB-Layout, bevor Sie Schaltplan oder Layout freigeben. Bestätigen Sie die passende Versorgungsfamilie: 520/3/5/7, 52B/E/G/J oder 52D.
  4. Maßgebliche Quelle prüfen. Prüfen Sie das zutreffende Datenblatt und den SiFli-[Hardware-Design-Leitfaden für 520/3/5/7] bzw. den [Hardware-Design-Leitfaden für 52B/D/E/G/J] anhand des genauen bestellbaren Bauteils und Gehäuses.

Häufig gestellte Fragen

Was sind die wichtigsten Spezifikationen des SF32LB52x? Der SF32LB52x kombiniert eine Anwendungs-CPU (Cortex-M33 @240 MHz) mit einem Low-Power-Kern (Cortex-M33 @24/48 MHz, mit einem dedizierten Bluetooth-Controller), 576 KB internem SRAM und Dual-Mode-Bluetooth (BT Classic + BLE). Grafik: ePicasso 2.0 Lite. Gehäuse: QFN68 (7 × 7 mm). USB 2.0 FS. Werte auf Familienebene; prüfen Sie das Datenblatt der genauen Typnummer.

Welche Display-Schnittstellen unterstützt der SF32LB52x? SPI / DSPI / QSPI / 8080 / EPD / JDI. Die Verfügbarkeit hängt von Typnummer und Gehäuse ab.

Wie viel Speicher im Gehäuse bietet der SF32LB52x? Bis zu 16 MB PSRAM und bis zu 4 MB NOR-Flash im Gehäuse, abhängig von der Typnummer.

Welche Versorgungsspannung benötigt der SF32LB52x? 3.2–4.7 V (520/3/5/7), 2.97–3.63 V (52B/E/G/J), 1.8 V (52D), je nach Variante. Den genauen Bereich bestätigt das Datenblatt.

Wo beginne ich ein Hardware-Design mit dem SF32LB52x? Beginnen Sie mit dem Hardware-Design-Leitfaden für den SF32LB52x zu Schaltplan, Stromversorgung, Takt/RF und PCB-Layout und nutzen Sie vor der Freigabe die Checklisten für Schaltplan und Layout.

Modul

SF32LB52-MOD-1 kombiniert den SF32LB525UC6, der in der Standardkonfiguration 8 MB OPI-PSRAM im Gehäuse hat, mit einem RF-Anpassnetzwerk. Das Modul misst 27,9 × 18,0 × 3,1 mm und eignet sich für Projekte, die Funktionen der SF32LB52-Leistungsklasse benötigen, ohne selbst RF-Layout und -Validierung auf Chip-Ebene übernehmen zu wollen.

Entwicklungsboards

  • SF32LB52-DevKit-LCD ist das wichtigste displayorientierte Inbetriebnahme-Board für das SF32LB52-Modul-Ökosystem, mit QSPI- und MCU/8080-LCD-Anbindung.
  • SF32LB52-DevKit-Core-3p3 ist das kompakte, extern versorgte Core-Board für schnelle Firmware-, GPIO- und Low-Power-Inbetriebnahme mit Bauteilen der Klasse 52B/52J.
  • SF32LB52-DevKit-Nano ist das kleinste Entwicklungsboard der 52er-Serie und eignet sich, wenn das Zielprodukt möglichst kompakt sein muss.
  • SF32LB52-DevKit-ULP eignet sich für akkuorientierte Evaluierungen und kompakte Produktexperimente mit Fokus auf niedrigen Energieverbrauch.

Referenzprodukte

Typische SF32LB52-Designs umfassen Smartwatches im Einstiegssegment, Fitnessarmbänder, Bluetooth-Zubehör, kompakte grafische Bedienelemente, elektronische Regaletiketten, Smart Badges, tragbare Etikettendrucker sowie kostensensible Displays für E-Bikes oder E-Scooter.

  1. STAR-MC1 ist ein konfigurierbarer Embedded-CPU-IP-Baustein von Arm China auf Basis von Armv8-M Mainline. In kompatiblen SF32-Geräten ordnet SiFli STAR-MC1 als Anwendungsprozessor der Cortex-M33-Klasse ein. Das Softwaremodell auf Cortex-M33-Niveau erleichtert die Übernahme vorhandener Cortex-M33-Firmware, Middleware, RTOS-Portierungen und Werkzeuge, vorbehaltlich der üblichen bausteinspezifischen Integrationsarbeit. Die Konfigurationen CU, SP und SE unterscheiden sich hauptsächlich bei Cache, TCM, XIPU und TrustZone; Arm Custom Instructions/CDE und die Coprozessor-Schnittstelle sind optionale Funktionen, die für das genaue SF32-Gerät zu prüfen sind. In der SiFli-Dokumentation steht je nach Kontext Arm Cortex-M33 STAR-MC1 oder Arm Cortex-M33. ↩

Zuletzt aktualisiert: