SF32LB58x Hardware-Design-Leitfaden — Checkliste für das Design-Review und Referenzen¶

7. Design-Review-Checkliste¶

• Prüfen Sie, ob die im Gehäuse integrierte Flash-/PSRAM-Kombination des ausgewählten Modells die Produktanforderungen erfüllt.
• Prüfen Sie, ob die PMU-Versorgung (PVDD1/PVDD2/BUCK/LDO) und alle übrigen Versorgungspins innerhalb der Spannungsgrenzen des Datenblatts liegen.
• Prüfen Sie, ob die Nenninduktivität der ausgewählten BUCK-Drossel 4,7 µH beträgt und DCR ≤ 0,4 Ω sowie Isat ≥ 500 mA einhält.
• Prüfen Sie, ob 48-MHz- und 32,768-kHz-Quarze die empfohlenen Spezifikationen erfüllen und Routing sowie Freihaltebereiche den Designvorgaben entsprechen.
• Stellen Sie für die RF-Leiterbahn eine kontrollierte Impedanz von 50 Ω sicher und platzieren Sie das Anpassnetzwerk nahe am Chip.
• Prüfen Sie, ob die ausgewählte externe Speicherschnittstelle mit dem vorgesehenen Boot-Design kompatibel ist. Prüfen Sie separat die Beschaltung des Mode-Pins: High-Pegel für den Download-Modus, Low-Pegel für den Start aus dem Benutzerprogrammbereich.
• Prüfen Sie, ob die Display-Schnittstellen (MIPI-DSI/SPI-QSPI/MCU8080/DPI/JDI) die jeweiligen Impedanz- und Längenabgleichregeln erfüllen. Für DSI gelten 100 Ω differentielle Impedanz, ein Längenunterschied von ≤0,5 mm innerhalb jedes Differenzpaars und ≤2 mm zwischen den Differenzpaaren.
• Prüfen Sie, ob die USB-Leitung die Anforderung von 90 Ω differentieller Impedanz erfüllt. Führen Sie SDIO-Signale gemeinsam; die Gesamtlänge darf 50 mm und der Längenunterschied innerhalb einer Gruppe 6 mm nicht überschreiten.
• Sichern Sie den Zugang zu SWD, zur ausgewählten Debug-Ausgabeschnittstelle aus den sechs verfügbaren UARTs samt zugehörigen Signalpins und zu den Produktionstestpunkten.
• Stellen Sie sicher, dass BGA-Pad-Vias zentriert sind und die Massefläche unter dem Chip durchgehend verbunden ist.
• Prüfen Sie die Teilenummern wichtiger Komponenten anhand der aktuellen SiFli-Liste freigegebener Lieferanten.
• Nehmen Sie Lagenaufbau und Prozessfähigkeit, Impedanz- und DRC-Ergebnisse, die AVL sowie gezielte Layout-Screenshots in das Prüfnachweispaket auf.
• Klären Sie alle offenen Fragen zu Schaltplan, Layout und Fertigung vor der Prototypfreigabe; dokumentieren und verfolgen Sie verbleibende Punkte ausdrücklich.

8. Zugehörige Dokumente und Referenzen¶

Verwenden Sie die aktuellsten offiziellen Dokumente zur Prüfung elektrischer Grenzwerte, Gehäusedaten, Pin-Multiplexing, Softwarekonfiguration und Komponentenqualifizierung.

Zusammen geben die Schaltplan-Checkliste (Abschnitt 5.8) und die PCB-Layout-Checkliste (Abschnitt 6.18) die jeweils relevanten Schaltplan- und PCB-Punkte aus der Arbeitsmappe SF32LB58x Schematic & PCB Checklist (V1.0, 2026-01-21) wieder, ergänzt um die zugehörigen Designhinweise.

9. Anhänge¶

Die Anhänge fassen Anwendungs- und Referenzdesign-Kontext zusammen. Verwenden Sie sie als Review-Hilfsmittel, nachdem die Hauptregeln zu Schaltplan und PCB aus den Abschnitten 5 und 6 angewendet wurden.

9.1. Anhang A. Ein typisches Smart-Wearable oder intelligentes Endgerät¶

Ein typisches Smart-Wearable auf Basis des SF32LB58x oder ein intelligentes Endgerät umfasst eine MCU, einen PMIC, ein hochauflösendes Display, einen Touch-Controller, Boot-Speicher, externen Speicher oder eMMC, Sensoren, einen Vibrationsmotor, Audio-Ein- und -Ausgänge, eine Bluetooth-Antenne, Quarze, USB, Debug- und Produktionstestzugänge. Durch das BGA256-Gehäuse und die Hochgeschwindigkeits-Display- und Speicherschnittstellen wird die Wahl des HDI-Fertigungsprozesses zu einer Frage der Systemarchitektur und nicht zu einem nachgelagerten PCB-Layoutdetail.

10. Revisionshistorie¶

10.1. Revisionshistorie der Checkliste¶

Die punktweise Checkliste in der Schaltplan-Checkliste und der PCB-Layout-Checkliste wird separat vom Leitfaden versioniert, entsprechend SiFlis eigener Arbeitsmappe SF32LB58x Schematic & PCB Checklist.

Zuletzt aktualisiert: 2026-10-12