SF32LB57x 하드웨어 설계 가이드 — PCB 레이아웃 체크리스트¶
SF32LB57x 하드웨어 설계 가이드의 일부
이 페이지는 6.10절을 다루며, SiFli 공식 설계 자체 점검표의 PCB 레이아웃 점검 항목을 모았습니다. PCB 레이아웃 가이드라인으로 돌아가십시오.
6.10. PCB 레이아웃 체크리스트¶
아래 레이아웃 규칙은 대부분 모든 SF32LB57x 변형에 적용됩니다. 특정 전원 계열에만 해당 트레이스가 있는 점검 항목은 적용 대상 열에서 배터리 전원 변형 또는 3.3 V 전원 변형으로 범위를 한정합니다.
6.10.1. 패키지¶
표 6.10.1-1: 패키지 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | PCB 풋프린트를 데이터시트의 패키지 사양에 맞게 제작했습니다 | 모든 변형 | 필수 |
6.10.2. 전원 라우팅¶
표 6.10.2-1: 전원 라우팅 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | VBUS 전원 트레이스 폭 ≥ 16 mil |
배터리 전원 변형 | 필수 |
| 2 | VBAT 전원 트레이스 폭 ≥ 16 mil |
배터리 전원 변형 | 필수 |
| 3 | VCC 전원 트레이스 폭 ≥ 12 mil |
배터리 전원 변형 | 필수 |
| 4 | VDD33_VOUT1 전원 트레이스 폭 ≥ 10 mil |
배터리 전원 변형 | 필수 |
| 5 | VDD33_VOUT2 전원 트레이스 폭 ≥ 10 mil (소스 46번 항목 제목에는 VDD33_VOUT1이 반복됨) |
배터리 전원 변형 | 필수 |
| 6 | PVDD 전원 트레이스 폭 ≥ 12 mil (소스 47번 항목의 점검 세부 내용에는 VCC로 기재됨) |
3.3 V 전원 변형 | 필수 |
| 7 | VDDIOA 전원 트레이스 폭 ≥ 10 mil |
3.3 V 전원 변형 | 필수 |
| 8 | BUCK_LX/BUCK_FB 트레이스 폭 ≥ 10 mil, 길이는 가능한 한 짧게 유지 |
모든 변형 | 필수 |
| 9 | AVDD_BRF 전원 트레이스 폭 ≥ 8 mil |
모든 변형 | 필수 |
| 10 | AVDD33_AUD 전원 트레이스 폭 ≥ 8 mil |
모든 변형 | 필수 |
소스의 전원 라우팅 가이드에서 해결되지 않은 충돌
- 체크리스트 표기: 원본 자체 점검표 표 4-2-1-1의 44번 항목(배터리 전원 변형)은
VCC트레이스 폭을 12 mil 이상으로 지정합니다. 45번과 46번 항목은 각각VDD33_VOUT1과VDD33_VOUT2에 10 mil 이상을 지정하지만, 46번 항목은 제목에VDD33_VOUT1이 반복되는 반면 점검 세부 내용에는VDD33_VOUT2가 적혀 있습니다. 47번 항목(3.3 V 전원 변형)은 제목에PVDD, 점검 세부 내용에VCC트레이스 폭 12 mil 이상을 지정합니다. 이 페이지에는 원본의 값과 설명을 그대로 옮겼으며, 두 표기 불일치는 해결하지 않았습니다. - 트레이스 폭: 원본 PCB 가이드 3.2.1절은
VCC와PVDD모두 0.4 mm(약 15.7 mil) 이상으로 지정합니다. 이는 자체 점검표 표 4-2-1-1의 44번(배터리 전원 변형)과 47번(3.3 V 전원 변형) 항목의VCC12 mil 요구 사항과 다릅니다. 또한 47번 항목은 제목의PVDD와 점검 세부 내용의VCC도 서로 충돌합니다. 소스는 이 참조들을 전원 변형 간에 어떻게 일치시켜야 하는지 설명하지 않습니다. 수정된 값을 추정하거나 확인 없이 어느 한 항목을 우선하는 기준으로 적용하지 마십시오. - 출력 이름: 원본 PCB 가이드 3.2.1절은
VDD_VOUT1/VDD_VOUT2를 사용하고, 자체 점검표 표 4-2-1-1의 45/46번 항목은VDD33_VOUT1/VDD33_VOUT2를 사용합니다. 소스는 이 이름들이 별칭인지 서로 다른 네트인지 밝히지 않습니다. 설계를 확정하기 전에 SiFli에 의도한 표기, 대상 레일, 적용되는 전원 변형, 트레이스 폭을 확인하십시오. 확인을 받기 전에는 충돌하는 체크리스트 표기를 네트에 할당하거나, 출력 이름을 같은 네트로 간주하거나, 12 mil과 0.4 mm 중 하나를 선택해서는 안 됩니다.
6.10.3. 클럭 레이아웃¶
표 6.10.3-1: 클럭 레이아웃 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 트레이스 길이를 짧게 유지하도록 크리스털을 칩의 해당 크리스털 핀 가까이에 배치했습니다 | 모든 변형 | 필수 |
| 2 | 크리스털 부품과 오실레이터 트레이스에 완전한 GND 실드가 있습니다 | 모든 변형 | 필수 |
| 3 | 크리스털 아래 구리 채움 금지 구역: 4층 PTH 보드는 최상층만 구리를 비우고, 6층 HDI 보드는 최상층과 2층 모두 구리를 비웁니다 | 모든 변형 | 필수 |
| 4 | 오실레이터 신호 트레이스는 주변 GND 구리와 트레이스 폭의 1.5배를 초과하는 간격을 둡니다 | 모든 변형 | 필수 |
| 5 | 32.768 kHz 크리스털의 나란한 트레이스는 기본 트레이스 폭의 2배를 초과하는 간격을 둡니다 | 모든 변형 | 필수 |
소스의 크리스털 레이아웃 가이드에서 해결되지 않은 충돌
- 그라운드 실드와 구리 금지 구역: PCB 가이드 3.3절은 크리스털 영역의 연속적인 레퍼런스 그라운드와 크리스털 주위의 최상층 구리 금지 구역을 요구합니다. 그림 3-3-1(여기서는 그림 6.9-30)은 패키지 주위 0.25 mm 이상을 제시합니다. 자체 점검표 표 4-3-1의 6번 항목은 크리스털과 오실레이터 트레이스 주위의 완전한 GND 실드를 요구하고, 7번 항목은 4층 PTH 보드에서는 TOP 층, 6층 HDI 보드에서는 TOP 층과 2층 모두에서 크리스털 아래에 구리를 두지 않도록 지정합니다. 소스는 실드 영역과 크리스털 금지 구역의 경계를 정의하지 않으며, 연속 그라운드 지침이 스택업별 구리 금지 층 안에서 어떻게 적용되는지도 설명하지 않습니다. 이는 해결되지 않은 적용 범위 충돌이므로 층별 구리 또는 그라운드 패턴을 추정하지 마십시오.
- 32.768 kHz 트레이스 간격: PCB 가이드 3.3절과 라우팅 모델 그림 3-3-4(여기서는 그림 6.9-33)는 나란한
32K_XI/32K_XO트레이스 사이의 간격을 0.15 mm 이상으로 지정합니다. 자체 점검표 표 4-3-1의 9번 항목은 기본 트레이스 폭의 2배를 초과하는 간격을 요구하며, 이 가이드의 0.1 mm 트레이스에서는 0.2 mm를 초과하는 값입니다. 이들은 서로 충돌하는 최소 간격 요구 사항입니다. - 클리어런스 적용 범위: 그림 3-3-1(여기서는 그림 6.9-30)은 패키지 주위 TOP 층 구리 클리어런스를 0.25 mm 이상으로 지정합니다. 자체 점검표 표 4-3-1의 7번 항목은 나열된 두 스택업에서 크리스털 아래에 구리가 없어야 하는 층을 별도로 정의하지만, 소스는 0.25 mm 둘레 클리어런스가 이 패키지 아래 영역이나 인접 층의 라우팅 배제 영역과 어떤 관계인지 설명하지 않습니다. 이러한 충돌과 적용 범위의 공백은 SiFli의 소스 가이드에서 해결되지 않은 상태입니다. 레이아웃을 릴리스하기 전에 실제 패키지와 스택업에 대해 확인을 받으십시오. 간격 요구 사항 중 하나를 선택하거나 이 참고 자료에서 층별 그라운드/금지 구역 경계를 도출해서는 안 됩니다.
6.10.4. RF 레이아웃¶
표 6.10.4-1: RF 레이아웃 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 모든 RF 트레이스를 PCB 스택업 기준 싱글 엔디드 50 Ω 임피던스로 제어해 라우팅했습니다 | 모든 변형 | 필수 |
| 2 | RF 트레이스 양옆의 그라운드 구리 폭이 각각 60 mil 이상이며, 여러 비아로 메인 그라운드 플레인에 연결되어 있습니다 | 모든 변형 | 필수 |
| 3 | 예비로 둔 PI 매칭 회로를 RF 칩 핀 가까이에 배치했습니다 | 모든 변형 | 필수 |
| 4 | RF 신호 트레이스 바로 아래에 끊김 없는 연속 GND 실드 층이 있습니다 | 모든 변형 | 필수 |
| 5 | RF 신호 트레이스 바로 아래로 고속 디지털 신호 트레이스가 지나가지 않습니다 | 모든 변형 | 필수 |
| 6 | RF 신호 트레이스 바로 아래로 전류 변동 폭이 큰 전원 관련 트레이스가 지나가지 않습니다 | 모든 변형 | 필수 |
6.10.5. 디스플레이 라우팅¶
표 6.10.5-1: 디스플레이 라우팅 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 디스플레이 클럭 트레이스에 ≤50 Ω 직렬 저항을 배치하고, EMI 억제를 위해 RC 회로를 사용할 수 있도록 미실장 션트 커패시터 풋프린트를 예비로 둡니다 | 모든 변형 | 필수 |
| 2 | 고속 디스플레이 신호 트레이스는 내층에서 우선 라우팅하고, 디스플레이 커넥터/FPC 리본은 RF 안테나 영역에서 멀리 둡니다 | 모든 변형 | 필수 |
6.10.6. 오디오 라우팅¶
표 6.10.6-1: 오디오 라우팅 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 외부 전자기 간섭을 억제하기 위해 ADCP 라우팅 영역 주위에 GND 실드를 둡니다 |
모든 변형 | 필수 |
| 2 | DACP/DACN은 길이를 엄격하게 맞춘 차동 쌍으로 라우팅하고, 라우팅 영역 주위에 GND 실드를 둡니다 |
모든 변형 | 필수 |
| 3 | 기생 커패시턴스가 10 pF 미만으로 유지되도록 DACP/DACN 트레이스의 총 길이를 제어합니다 |
모든 변형 | 필수 |
| 4 | AVDD_BRF/AVDD33_AUD 아날로그 전원 트레이스는 GND로 실드하고, 대전류 신호 및 강한 간섭 신호 트레이스에서 멀리 떨어뜨려 라우팅합니다 |
모든 변형 | 필수 |
6.10.7. GPADC 라우팅¶
표 6.10.7-1: GPADC 라우팅 체크리스트
| 번호 | 점검 항목 | 적용 대상 | 구분 |
|---|---|---|---|
| 1 | 디지털 노이즈로 샘플링 정확도가 떨어지지 않도록 GPADC 아날로그 트레이스를 나란한 고속 신호 트레이스에서 멀리 떨어뜨려 라우팅하고 라우팅 영역 주위에 GND 실드를 둡니다 | 모든 변형 | 필수 |
최종 업데이트: