Aller au contenu

SF32LB56x

Présentation

La série SF32LB56x est une famille avancée de microcontrôleurs AIoT à très basse consommation pour les produits qui ont besoin du Bluetooth bimode, de graphismes plus riches, d'audio intégré, de mémoire externe et d'une plus grande souplesse d'affichage et de stockage que les composants SF32LB d'entrée de gamme.

Elle repose sur une architecture bicœur big.LITTLE : un processeur applicatif hautes performances Arm Cortex-M33 STAR-MC11 jusqu'à 240 MHz et un processeur Arm Cortex-M33 STAR-MC1 à très basse consommation jusqu'à 96 MHz. Cette répartition permet au cœur principal d'absorber les charges d'interface, d'affichage, de stockage et de logique produit, tandis que le cœur basse consommation gère la détection permanente, le comportement en veille et le contrôle Bluetooth avec un budget énergétique réduit.

La fiche produit et la fiche technique officielles de SiFli positionnent le SF32LB56x comme un choix à plus forte intégration pour les appareils connectés riches en affichage et en audio. La famille ajoute le Bluetooth 5.3 bimode avec prise en charge de BLE Audio, les graphismes ePicasso 2.0, des chaînes audio ADC/DAC intégrées, un accélérateur orienté TinyML, des options de flash intégrées au boîtier, ainsi qu'une prise en charge plus large de la mémoire externe et des interfaces d'affichage. En pratique, elle convient bien lorsqu'une conception a dépassé le SF32LB55x en complexité sans fil, d'affichage ou audio, tout en conservant une consommation et un niveau d'intégration propres à un microcontrôleur.

Le guide des modèles de puces de SiFli est également déterminant : la famille SF32LB56x prend en charge différentes combinaisons d'interfaces d'affichage selon le boîtier. La référence exacte et le choix du boîtier sont donc des décisions d'architecture à prendre en amont, et non des détails à reporter jusqu'à l'implantation du circuit imprimé.

Applications

SF32LB56x est recommandé pour les produits Bluetooth bimode qui exigent de meilleures capacités d'affichage, d'audio, de stockage ou de traitement local, notamment :

  • Montres connectées et bracelets connectés
  • Produits portables graphiques
  • Dispositifs médicaux et de santé
  • Produits IHM connectés
  • Terminaux portables industriels
  • Serrures connectées et appareils électroménagers intelligents
  • Concentrateurs de capteurs basse consommation
  • Afficheurs avancés pour vélos et trottinettes électriques

Choisissez le SF32LB56x lorsque la conception exige une ou plusieurs de ces capacités :

  • Bluetooth 5.3 bimode avec prise en charge de BLE Audio
  • ADC et DAC audio HiFi intégrés
  • Charges d'affichage et de graphismes plus exigeantes
  • Prise en charge de l'interface d'affichage DPI/RGB
  • Wi-Fi externe via SDIO ; stockage externe via SD/SDIO ou eMMC
  • Nombre de GPIO plus élevé grâce à l'option WBBGA175
  • Plus de marge pour exécuter simultanément des charges TinyML, audio et d'interface

Ressources de développement


Caractéristiques et spécifications

Calcul et mémoire

  • Processeur applicatif hautes performances Arm Cortex-M33 STAR-MC1 (HCPU), jusqu'à 240 MHz
  • Processeur Arm Cortex-M33 STAR-MC1 à très basse consommation (LCPU), jusqu'à 96 MHz
  • Jusqu'à 370 DMIPS / 984 EEMBC CoreMark sur le HCPU
  • Jusqu'à 148 DMIPS / 394 EEMBC CoreMark sur le LCPU
  • Système mémoire du HCPU : cache d'instructions de 32 Ko + cache de données de 16 Ko, 800 Ko de SRAM dont 128 Ko de SRAM de rétention
  • Système mémoire du LCPU : cache d'instructions de 16 Ko + cache de données de 8 Ko, 160 Ko de SRAM de rétention
  • Options de 512 Ko ou 1 Mo de NOR QSPI dans le boîtier
  • Interfaces mémoire externes pour NOR QSPI, NAND SPI, PSRAM QPI/OPI, SD/SDIO et eMMC

Graphismes, affichage et IA

  • Accélération graphique 2D/2,5D ePicasso 2.0
  • Fusion alpha sur 4 couches plus une couche d'arrière-plan
  • Rotation, mise à l'échelle, effet miroir et conversion des formats courants en matériel
  • Charge du moteur graphique jusqu'à 1024 × 1024
  • Décompression graphique sans perte eZip 2.0 avec prise en charge native des animations eZip-A
  • Selon les variantes prises en charge, le contrôleur LCD gère les interfaces 8080, SPI, Dual-SPI, Quad-SPI, DPI/RGB et JDI ; la disponibilité dépend du boîtier et du code de commande exacts
  • TurboPixel : compression avec perte à rapport fixe du tampon d'image final via extDMA et décompression dans le contrôleur d'affichage, réduisant la bande passante et la capacité de PSRAM
  • Accélérateur matriciel de réseaux de neurones pour charges TinyML, jusqu'à 1,92 GOPS et plus de 10 TOPS/W

Audio et connectivité sans fil

  • Bluetooth 5.3 bimode avec prise en charge de BLE Audio
  • Sensibilité : -100 dBm pour BLE à 1 Mbps, -96,3 dBm pour BR, -95,5 dBm pour EDR2 et -88,5 dBm pour EDR3
  • Puissance d'émission maximale : 19 dBm pour BR/BLE, 13 dBm pour EDR2/EDR3
  • Courant de crête en réception BR : 2,2 mA sous 3,3 V
  • 1 DAC audio HiFi 24 bits, RSB de 108 dB
  • 1 ADC audio HiFi 24 bits, RSB de 99 dB
  • 2 interfaces PDM et 1 interface I2S

Sécurité

  • Accélérateurs matériels AES, HASH et CRC
  • Générateur de nombres aléatoires vrais (TRNG)
  • PSA Certified Level 1

Périphériques et E/S

  • 6 interfaces UART
  • 7 interfaces I2C
  • 4 interfaces SPI
  • 1 interface ISO7816
  • 1 interface USB 2.0 FS
  • 4 interfaces MPI
  • 2 interfaces SD/SDIO/eMMC, l'une sur 4 bits et l'autre sur 8 bits
  • 1 ADC SAR 12 bits à usage général à 8 canaux
  • Capteur de température
  • 2 comparateurs de tension basse consommation
  • Contrôleur de tâches périphériques (PTC)
  • Jusqu'à 120 GPIO, selon le boîtier

Alimentation et boîtier

  • Plage de tension d'alimentation : 1,71 V à 3,63 V
  • Température de fonctionnement : -40 °C à +85 °C
  • Régulateur Buck haut rendement et LDO basse consommation intégrés
  • Courant en veille avec réveil par RTC : 600 nA
  • Courant en veille avec réveil par broche : 300 nA
  • Options de boîtier : QFN68L et WBBGA175

Variantes de la famille

La famille SF32LB56x comprend des composants QFN68L compacts et des composants WBBGA175 offrant davantage d'E/S, avec différentes options de mémoire intégrée. Choisissez le code de commande exact dès le début du projet, car la prise en charge de l'interface d'affichage, la marge de GPIO, la capacité de stockage, le procédé de circuit imprimé et les options de migration vers un module diffèrent sensiblement au sein de la famille.

Les variantes listées ont une plage de tension d'alimentation documentée de 1,71 V à 3,63 V et une plage de température de fonctionnement de -40 °C à +85 °C. Les domaines d'alimentation des GPIO prennent en charge 1,71 V à 3,45 V ; les rails d'E/S de la mémoire intégrée au boîtier ont des limites distinctes. Consultez le guide matériel de la variante U ou V correspondante avant de définir les niveaux d'interface.

Écart de documentation pour SF32LB566VCB36 : le guide des modèles de puces SiFli indique 1 Mo de NOR QSPI intégré au boîtier, alors que les informations de commande de la fiche technique DS5601 V1.9.2 plus ancienne indiquent 4 Mb (0,5 Mo). L'index des produits actuel de SiFli renvoie vers la DS5601 V1.9.3, dont les informations de commande n'ont pas pu être vérifiées lors de cette revue ; ne supposez ni que l'ancien écart persiste ni qu'il a été corrigé. Ce tableau suit le guide des modèles de puces. Vérifiez l'entrée de la V1.9.3 ou confirmez auprès de SiFli le code de commande exact et la configuration mémoire livrée avant de figer la nomenclature.

Variantes représentatives de la famille SF32LB56x
Référence exemple Boîtier GPIO HCPU / LCPU Mémoire intégrée Interface d'affichage Cas d'usage typique
SF32LB560UNN26 QFN68L 24 / 20 512 Ko de flash NOR QSPI QSPI Conceptions d'entrée de gamme de la série 56 pour objets portables, papier électronique ou IHM compacte, avec l'empreinte mémoire la plus faible et le routage des broches le plus simple
SF32LB561UBN26 QFN68L 24 / 20 4 Mo de PSRAM OPI + 512 Ko de flash NOR QSPI QSPI Conceptions graphiques compactes nécessitant plus de marge de tampon d'image que le niveau 560 de base
SF32LB563UCN26 QFN68L 24 / 20 8 Mo de PSRAM OPI + 512 Ko de flash NOR QSPI QSPI Conceptions IHM compactes de plus haute résolution qui restent sur la voie QFN, moins coûteuse
SF32LB56WUND26 QFN68L 24 / 20 16 Mo de PSRAM OPI + 512 Ko de flash NOR QSPI QSPI Produits compacts gourmands en mémoire nécessitant de plus grandes ressources locales sans passer au BGA
SF32LB566VCB36 WBBGA175 79 / 41 8 Mo + 4 Mo de PSRAM OPI + 1 Mo de flash NOR QSPI DPI / QSPI / 8080 / JDI Conceptions complètes pour objets portables et IHM exigeant des options d'affichage plus riches, davantage d'E/S et exactement le silicium utilisé par le SF32LB56-MOD
SF32LB567VND36 WBBGA175 79 / 41 16 Mo de PSRAM OPI + 1 Mo de flash NOR QSPI DPI / QSPI / 8080 / JDI Conceptions à nombre élevé d'E/S privilégiant un plus grand bloc unique de PSRAM et un routage d'affichage avancé, sans utiliser la puce standard du module

Parcours d'intégration

Suivez cette séquence pour transformer une présélection SF32LB56x en conception validée :

  1. Valider le parcours de développement du firmware. Commencez par le guide de prise en main du SDK SiFli, puis utilisez le flux de travail du SDK SiFli et les exemples pour tester les fonctions d'affichage, d'audio, de Bluetooth et de stockage visées.
  2. Choisir le mode d'intégration. Évaluez le SF32LB56-MOD pour réduire le travail d'intégration RF et mémoire haute vitesse, ou utilisez le SF32LB56-DevKit-LCD pour la validation au niveau de la carte.
  3. Concevoir et relire le matériel. Utilisez le guide de conception matérielle local — y compris ses listes de contrôle du schéma et de l'implantation du circuit imprimé — avant de valider le schéma ou l'implantation. Maintenez le choix du boîtier U/V et de l'interface d'affichage cohérent avec le composant retenu.
  4. Vérifier la source faisant autorité. Confirmez la référence commandable et le boîtier exacts à l'aide de la fiche technique, du manuel utilisateur, du guide de conception matérielle U ou V applicable, et de la source d'application matérielle U ou V correspondante de SiFli.

Questions fréquentes

Quelles sont les principales caractéristiques du SF32LB56x ? Le SF32LB56x associe un CPU applicatif (Cortex-M33 @240 MHz) à un cœur basse consommation (Cortex-M33 @48/96 MHz, avec un cœur programmable par l'utilisateur), 960 KB de SRAM interne et Bluetooth bimode (BT classique + BLE). Graphismes : ePicasso 2.0. Boîtier : QFN68 / BGA175 (7 × 7 mm (QFN), 6.5 × 6.1 mm (BGA)). USB 2.0 FS. Valeurs au niveau de la famille ; vérifiez la fiche technique de la référence exacte.

Quelles interfaces d'affichage le SF32LB56x prend-il en charge ? SPI / DSPI / QSPI / 8080 / EPD / JDI / RGB. La disponibilité varie selon la référence et le boîtier.

Quelle mémoire dans le boîtier le SF32LB56x propose-t-il ? Jusqu'à 16 MB de PSRAM et jusqu'à 1 MB de Flash NOR dans le boîtier, selon la référence.

Quelle tension d'alimentation faut-il pour le SF32LB56x ? 1.71–3.63 V, selon la variante. Confirmez la plage exacte dans la fiche technique.

Par où commencer une conception matérielle avec le SF32LB56x ? Commencez par le guide de conception matérielle du SF32LB56x (schéma, alimentation, horloge/RF, routage PCB), puis utilisez les listes de contrôle de schéma et d'implantation avant de figer la carte.

Module

Le SF32LB56-MOD regroupe la puce SF32LB566VCB36, la mémoire, la conception RF et des options d'antenne dans un module prêt à intégrer. Il convient aux projets qui veulent bénéficier des capacités du SF32LB56x tout en réduisant les risques liés à l'implantation RF, à l'adaptation d'antenne, au placement du quartz et à l'intégration de la mémoire haute vitesse.

Kits de développement

Le SF32LB56-DevKit-LCD est un point de départ pratique pour la mise en service du firmware, la validation de l'écran, les tests audio et de stockage, les vérifications RF et le profilage de puissance avant de s'engager dans une conception à puce nue ou à base de module.

Produits de référence

Les produits finaux SF32LB56x typiques comprennent les montres connectées avancées, les panneaux IHM connectés, les appareils de santé, les terminaux portables industriels, les instruments portatifs et des afficheurs plus riches pour vélos ou trottinettes électriques.


  1. STAR-MC1 est un IP de CPU embarqué Armv8-M Mainline configurable, proposé par Arm China. Dans les composants SF32 compatibles, SiFli le documente comme processeur applicatif Arm Cortex-M33 STAR-MC1. Son modèle logiciel de classe Cortex-M33 facilite la reprise du firmware, des intergiciels, des portages de RTOS et des outils Cortex-M33 existants, sous réserve du travail d'intégration habituel propre à chaque composant. Ses configurations CU, SP et SE diffèrent principalement par le cache, la TCM, la XIPU et les capacités TrustZone ; les instructions personnalisées Arm/CDE et l'interface de coprocesseur sont des fonctions optionnelles à vérifier pour la référence SF32 exacte. La documentation SiFli peut employer Arm Cortex-M33 STAR-MC1 ou Arm Cortex-M33 selon le contexte. ↩

Dernière mise à jour: